A Tecnologia de Circuitos CMOS

Transcrição

1 Cpítulo 2 A Tecnologi de Circuitos CMOS Este cpítulo contém um reve introdução à tecnologi de circuitos digitis CMOS (pronunci-se cê-mós ), sigl pr Complementry Metl-Oxide Semiconductor, que é usd n implementção de circuitos digitis O método de fricção e o comportmento dos dois dispositivos ásicos d tecnologi trnsistores do tipo P e do tipo N são introduzidos n Seção 2 Com estes dispositivos podem ser implementdos o inversor e s ports lógics nnd e nor, em como circuitos com um terceiro estdo lém dos estdos e Tis circuitos são estuddos n Seção 22 A Seção 23 introduz o importnte tópico tempo de propgção de sinis e discute lgums ds rzões pr os trsos nos sinis introduzidos pels ports lógics Pr mis detlhes vej Weste & Hrris [WH], Rey [RCN3], Kng & Leleici [KL96], ou Sedr & Smith [SS9], que são textos com ênfse em Eletrônic A Seção 2 é sed no rtigo clássico de Clrk [Cl8]; s definições de tempo de propgção e tempo de contminção, n Seção 233 são seds em conteúdos d disciplin 64 Computtion Structures do MIT, de 23 2 Semicondutores e Trnsistores CMOS Um condutor sólido é tipicmente um metl, no qul os elétrons d cmd de vlênci são frcmente trídos pelo núcleo e se movem livremente entre átomos vizinhos A cd elétron corresponde um próton, e portnto um condutor em estdo nturl é eletricmente neutro Um isolnte sólido é um mteril no qul os elétrons d cmd de vlênci estão firmemente ligdos o núcleo No que se segue, ignormos condução em fluídos (íons n águ ou r) ou plsm (centelhs), e isolntes líquidos ou gsosos Roerto André Hexsel, Versão de 29 de setemro de 27 42

2 2 Semicondutores e Trnsistores CMOS 43 Mteriis semicondutores diferem dos condutores e dos isolntes, porque em lgums circunstâncis se comportm como isolntes, e em outrs como condutores Estes mteriis são empregdos n construção de circuitos digitis pr implementr chves que podem ser controlds por sinis digitis Tis chves tem dois estdos, ou estão fechds conduzindo corrente elétric ou estão erts impedindo pssgem de corrente O que segue é um descrição muito simplificd d fricção e do funcionmento de circuitos CMOS 2 Mteriis e Fricção O mteril mis frequentemente empregdo n fricção de circuitos CMOS é o silício (Si) Um stão de silício, tipicmente com 2 cm de diâmetro e um dois metros de comprimento, é serrdo em discos com 2-3 cm de diâmetro e,3 mm de espessur O stão, que é um monocristl de silício, é fricdo com elevdíssimo nível de purez O disco de silício é polido té que n su superfície ocorr menos do que um defeito por centímetro qudrdo Por defeito entende-se um cvidde n qul fltm poucs centens de átomos, ou existênci, no monocristl, de átomos que não sejm de silício Durnte fricção de circuitos integrdos são crescentdos impurezs o sustrto de silício que gregm elétrons o cristl tornndo-o eletricmente negtivo ou que sutrem elétrons tornndo-o eletricmente positivo Ests impurezs, chmds de dopntes, são incorpords o retículo cristlino pel su exposição, em lt tempertur, um elevd concentrção do dopnte Este processo é conhecido como dopgem por difusão A superfície do disco é coert com um polímero, com certs áres mntids sem coertur Um máscr é usd pr definir quis áres são coerts e quis são exposts Tis máscrs são semelhntes o negtivo de um fotogrfi em preto e rnco; s prtes clrs n máscr serão exposts, e s prtes escurs serão encoerts durnte o processo de difusão O disco é levdo um forno com tempertur d ordem de 8 C, no qul é insufldo gás de fósforo (P), rsênio (As), ou de oro (B) Átomos destes elementos se difundem trvés do cristl de silício e se lojm n estrutur cristlin Após difusão, concentrção de dopntes ns áres exposts pel máscr é d ordem de átomo de dopnte pr 7 átomos de silício Um trnsistor CMOS é produzido por um sequênci de pssos de fricção Tipicmente um psso se inici com exposição do polímero pr formr máscr que é usd pr selecionr s regiões do disco que serão exposts, seguido de difusão com o tipo de dopnte e concentrção dequdos, e concluído pel remoção d máscr Dependendo do processo de fricção, são necessários de 4 pssos de processmento, o que tom 2 3 semns

3 44 Cpítulo 2 A Tecnologi de Circuitos CMOS O átomo de silício possui 4 elétrons n su cmd de vlênci Num retículo cristlino composto somente de silício, cd átomo se lig extmente qutro vizinhos e o cristl tem crg elétric líquid igul zero porque todos os elétrons ds cmds de vlênci estão ligdos os seus átomos O átomo de fósforo possui 5 elétrons n su cmd de vlênci, e qundo se lig qutro átomos no retículo cristlino de silício, o quinto elétron fic frcmente ligdo o átomo de fósforo Cd átomo de fósforo contriui com um elétron dicionl o mteril e região dopd com fósforo é chmd de semicondutor tipo N porque região possui um excesso de portdores de crg negtiv Fósforo é chmdo de dodor porque crescent elétrons o mteril O átomo de oro possui 3 elétrons n su cmd de vlênci, e qundo se lig o retículo cristlino, um ds qutro ligções fic fltndo Est ligção result no urco deixdo pelo elétron fltnte, e o urco é portnto um portdor de crg positiv Boro é chmdo de receptor porque cd átomo de oro ceit um elétron, contriuindo com um crg positiv o mteril A região dopd com oro é chmd de semicondutor de tipo P porque região possui excesso de portdores de crg positiv Os elétrons d cmd de vlênci de um mteril condutor tem lt moilidde porque são frcmente ligdos os átomos, enqunto que num isolnte os elétrons são fortemente ligdos os seus átomos e su moilidde é pequen Num mteril semicondutor, moilidde dos elétrons ou dos urcos depende d concentrção dos dopntes, e d plicção de um cmpo elétrico pr umentr energi dos portdores de crg Como nos condutores, se um diferenç de potencil é plicd sore o mteril, elétrons se moverão lentmente n direção do potencil mis positivo, e urcos se moverão, ind mis lentmente, n direção do potencil mis negtivo A moilidde dos elétrons é proximdmente o triplo dquel dos urcos Removido o cmpo elétrico, o mteril volt se comportr como um isolnte 22 Operção dos Trnsistores O termo trnsistor é um revitur pr trnsfer-resistor, ou resistor de trnsferênci Este termo define dispositivos de três terminis, nos quis resistênci entre um pr de terminis pode ser controld pelo terceiro terminl Dependendo dos potenciis elétricos reltivos entre os terminis do trnsistor, este se comport como um ix resistênci um condutor ou como um lt resistênci um isolnte É este comportmento que permite que trnsistores sejm usdos como chves A Figur 2 mostr um corte trnsversl de um trnsistor do tipo N O sustrto contém mteril do tipo P e os dois poços são dopdos com mteril do tipo N A cd poço são ligdos os terminis com fonte e o dreno de portdo-

4 2 Semicondutores e Trnsistores CMOS 45 res de crg do trnsistor O terceiro terminl, chmdo de gte, é isoldo do sustrto por um fin cmd de óxido de silício, que é um excelente isolnte Est cmd isolnte tem espessur de 2Å, que é espessur de 6 ou 7 átomos empilhdos O gte consiste de um cmd de metl ou de polisilício Entre os dois poços, ixo do gte, se estelece o cnl de condução do trnsistor O termo gte não tem relcionmento com port lógic, ou logicl gte dreno gte fonte metl ou polisilício n cnl n sustrto do tipo p cmd de isolnte poço de tipo n Figur 2: Estrutur físic de um trnsistor CMOS tipo N O sustrto é mntido no potencil elétrico correspondente o nível lógico Se o potencil correspondente o nível lógico é plicdo no gte, como mostrdo no ldo esquerdo d Figur 22, este terminl fic com crg líquid positiv No sustrto, so o gte, cumulm-se crgs elétrics negtivs tríds d vizinhnç pelo cmpo elétrico provocdo pel crg positiv no gte O cúmulo de crgs so o gte trnsform o cnl num condutor, e se um diferenç de potencil for plicd entre fonte e dreno, por cus d ix resistênci no cnl, um corrente se estelece d fonte pr o dreno, como indic set no digrm do ldo direito d Figur 22 Vlores típicos pr o potencil que represent o nível lógico são de,25 2,5V + dreno n gte fonte n sustrto do tipo p + dreno n gte + fonte n sustrto do tipo p Figur 22: Modo de operção de um trnsistor CMOS tipo N Se o potencil do gte for reduzido pr V, corrente se interrompe porque os elétrons se fstrão do cnl retornndo os seus íons de origem, umentndo

5 46 Cpítulo 2 A Tecnologi de Circuitos CMOS resistênci do cnl Qundo tensão no gte corresponde o nível lógico, o trnsistor conduz e se comport como um chve fechd porque há um cminho de ix resistênci entre fonte e dreno Qundo tensão no gte corresponde, o trnsistor se comport como um chve ert e os terminis fonte e dreno ficm isoldos Este trnsistor é chmdo de trnsistor tipo N porque os portdores de crg são elétrons, com crg negtiv portnto Num trnsistor tipo P, s polriddes se invertem e os portdores de crg são urcos A Figur 23 mostr estrutur e o funcionmento de um trnsistor tipo P O sustrto é do tipo N, e os dois poços são do tipo P O sustrto é mntido no mesmo potencil que fonte de limentção Se o potencil no gte corresponde o nível lógico, este fic com crg líquid negtiv, e est crg provoc o fstmento dos elétrons so o gte, reduzindo resistênci no cnl Se um potencil positivo é plicdo entre fonte e dreno, se estelecerá um um fluxo de urcos d fonte pr o dreno + dreno p gte gte fonte dreno fonte p p sustrto do tipo n sustrto do tipo n p + Figur 23: Modo de operção de um trnsistor CMOS tipo P Se fonte de um trnsistor N está ligd o nível lógico, no dreno o sinl elétrico será equivlente um nível frco porque os portdores de crg são elétrons, e não urcos Efeito similr ocorre com trnsistores P: se fonte está ligd um nível lógico, o dreno presentrá um versão frc de porque seus portdores de crg são urcos, e não elétrons A forç, ou intensidde, de um sinl é relciond à cpcidde de fornecer corrente elétric em quntidde suficiente pr corret operção dos circuitos ligdos àquele sinl No que concerne forç dos sinis com polridde distint dos portdores de crg, trnsistores são simétricos e fonte e dreno se comportm d mesm form Os trnsistores descritos cim são chmdos de FETs, ou Field Effect Trnsistors (Trnsistor de Efeito de Cmpo), porque o cnl somente se estelece pelo o efeito do cmpo elétrico provocdo pels crgs cumulds no gte O nome por extenso destes trnsistores é MOSFETs, revitur pr Metl

6 22 Implementção de Ports Lógics 47 Oxide Semiconductor, Field Effect Trnsistor, e o Metl-Oxide indic construção do trnsistor com um gte metálico sore cmd de óxido de silício 22 Implementção de Ports Lógics Est seção mostr como construir ports lógics com trnsistores CMOS A Seção 22 empreg chves controlds como um primeir strção pr os trnsistores e descreve os circuitos do inversor e ds ports nnd e nor N Seção 222, s chves são sustituíds por modelos lógicos pr os trnsistores, modelos estes que permitem que se empregue strção de its pr descrever o comportmento dos circuitos com trnsistores CMOS 22 Circuitos com chves Os trnsistores descritos n Seção 22 se comportm como chves e por isso é interessnte exminrmos implementção de funções lógics com chves, ntes de ordr implementção com trnsistores Um chve digitl é um dispositivo de três terminis, um terminl de controle que re ou fech o contto entre os outros dois terminis Chves do tipo N são mostrds Figur 24 c= c= N N chve ert chve fechd Figur 24: Símolos pr s chves digitis de tipo N Se o terminl de controle está em, então os conttos se fechm, do contrário, os conttos rem Seu comportmento é descrito pel Equção 2 chve tipo N : (c = ) ( = ) (2) Se o sinl de controle está tivo (c = ), então os níveis lógicos em e são iguis Do contrário, nd se pode firmr respeito de seus vlores Note que não há contto entre o terminl de controle e os terminis e Chves são um strção pr o comportmento dos trnsistores: o terminl

7 48 Cpítulo 2 A Tecnologi de Circuitos CMOS de controle c é o gte do trnsistor e os terminis e, ligdos o contto d chve, são fonte e o dreno no trnsistor É conveniente usrmos chves ns quis o sinl de controle é tivo em Ests são chmds de chves digitis de tipo P e são mostrds n Figur 24 O círculo no terminl de controle indic inversão, e seu comportmento é descrito pel Equção 22 chve tipo P : (z = ) (x = y) (22) Se o sinl de controle está tivo (z = ), então os níveis lógicos em x e y são iguis Do contrário, nd se pode firmr respeito de seus vlores z= z= x y x y P P chve ert chve fechd Figur 25: Símolos pr s chves digitis de tipo P Inversor O circuito com chves que implement um inversor é mostrdo n Figur 26 As linhs horizontis no topo e n se representm s ligções à fonte de limentção; linh no topo do digrm é, por convenção, ligção o potencil mis lto (VCC) que represent um fonte inesgotável de nível lógico, enqunto que linh n se é ligção à referênci de tensão (GND, de ground), que represent um fonte inesgotável de nível lógico Do ponto de vist elétrico, ests são ligções um nível lógico forte, e um nível lógico forte e= P N C2 C VCC s= GND e VCC s GND Figur 26: Inversor implementdo com chves

8 22 Implementção de Ports Lógics 49 O circuito, com dus chves, mntém síd s ligd VCC () ou GND () Se entrd e está em, chve C fic fechd, ligndo s Se entrd está em, chve C2 fic fechd, ligndo s Os sinis de controle de C e de C2 são complementres: o terminl de controle de C2 é tivo em, e o de C é tivo em Se s dus chves forem tivds simultnemente, ocorrerá um curto circuito n fonte de limentção, trvés de C e de C2, o que pode dnificr o dispositivo ou provocr o seu mu funcionmento, sendo s dus ocorrêncis ltmente indesejáveis Ligção em Série A ligção de dus chves em série equivle à conjunção de dois sinis, como indicdo n Figur 27 o sinl x é ligdo o sinl y, se mos os terminis de controle, p e q estão em Se p ou q estiver em, nd se pode dizer sore os níveis de x e y A conjunção dos sinis de controle pode ser descrit sucintmente por [(p = ) (q = )] (x = y) p q x Figur 27: Ligção em série y Ligção em Prlelo A ligção de dus chves em prlelo, como mostr Figur 28, equivle à disjunção de dois sinis Se qulquer um dentre p ou q estiver em, então um ds chves lig x y Se mos p e q estiverem em, s dus chves ligm x y; se mos estiverem em, s dus chves ficm erts e nd se pode dizer sore os níveis de x e y A disjunção dos sinis de controle pode ser descrit por [(p = ) (q = )] (x = y) p x y q Figur 28: Ligção em prlelo

9 5 Cpítulo 2 A Tecnologi de Circuitos CMOS Port nnd O circuito que implement um port nnd é mostrdo n Figur 29 A síd s fic em extmente qundo e estão em, ou s = Pr tnto, síd deve ser ligd por em circuito com dus chves em série, controlds por e A síd fic em qundo, no mínimo, um dentre ou é, ou s = A síd deve ser conectd pel ligção em prlelo de dus chves controlds por e por O circuito d port nnd é composto por dus redes, um que lig síd à VCC, e outr que lig síd à GND, e s equções que definem o comportmento desss redes são equivlentes segundo o DeMorgn N Figur 29 s entrds e estão em, e portnto síd s é VCC = P = = GND = N N P s= s = s = VCC s GND Figur 29: Port nnd implementd com chves Os dois pontos escuros n linh do sinl s representm ligções nos sinis, como um ponto de sold que une dois ou mis fios Se dus linhs se cruzm sem o ponto de sold, então não há ligção entre els Port nor Um port nor pode ser implementd com chves plicndo-se dulidde o projeto d port nnd: cd rede série é sustituíd por um rede prlel, e cd rede prlel é sustituíd por um rede série A Figur 2 mostr um port nor implementd prtir do circuito d port nnd A rede ligd em série que conect síd é sustituíd por um rede ligd em prlelo; rede ligd em prlelo que conect síd é sustituíd por um rede ligd em série Assim como pr port nnd, s equções ds dus redes são equivlentes segundo DeMorgn N Figur 2 entrd é e é, e portnto síd s é Não é coincidênci que s chves que ligm síd à VCC tenhm o terminl de controle com um negção A rzão pr tl é esclrecid n Seção 222

10 22 Implementção de Ports Lógics 5 VCC = P = P = N = GND N s= s = s = VCC s GND Figur 2: Port nor implementd com chves 222 Ports Lógics CMOS A Figur 2 mostr os símolos usuis pr os dois trnsistores CMOS, trnsistores tipo P e tipo N Estes trnsistores se comportm como chves e qundo o terminl g (gte) está ligdo o nível lógico dequdo, o nível lógico dos outros dois terminis f e d é equivlente, porque chve está fechd trnsistor P g P f d trnsistor N g N f d Figur 2: Trnsistores CMOS Qundo o gte está no outro nível, chve fic ert e nd se pode dizer qunto os vlores em f e em d, porque estes dependerão dos circuitos os quis queles terminis estão ligdos O terminl f é chmdo de fonte (source) porque este terminl é ligdo à fonte de crgs elétrics, enqunto que o terminl d é chmdo de dreno (drin) porque ele é ligdo o dreno por onde s crgs elétrics escom Num trnsistor P, os portdores d crg no cnl entre os terminis fonte e dreno são os urcos que resultm d flt de elétrons, sendo portnto crgs elétrics positivs Os portdores de crg no cnl entre fonte e dreno de um trnsistor tipo N são elétrons, com crg elétric negtiv É por cus dos dois tipos de trnsistores, que são normlmente usdos como pres complementres, que o nome dest tecnologi é Complementry-MOS O círculo no gte do trnsistor tipo P indic que o nível lógico reduz resistênci entre os terminis fonte e dreno, como um chve fechd Comple-

11 52 Cpítulo 2 A Tecnologi de Circuitos CMOS mentrmente, o nível lógico no gte fz o trnsistor de tipo N conduzir A Equção 23 define o comportmento dos trnsistores trnsistor P (g = ) (f = d) trnsistor N (g = ) (f = d) (23) Os circuitos CMOS são tipicmente constituídos de dus redes, um rede que pux síd pr cim (pr, ou pull-up) e outr rede que pux síd pr ixo (pr, ou pull-down) A rede que pux pr cim é compost somente de trnsistores tipo P porque estes conduzem em sinis de nível lógico, e por cont disso, nest rede há um conexão com fonte de limentção (VCC), que é fonte de nível lógico A rede que pux pr ixo é compost somente de trnsistores do tipo N porque estes conduzem em sinis de nível, e est rede é ligd à referênci de tensão (GND), que é fonte de nível lógico e VCC GND tipo P tipo N rede pull-up s rede pull-down Figur 22: Modelo de port CMOS com redes pull-up e pull-down Como o nome indic, um rede é compost por fontes de limentção (VCC e GND), por trnsistores e pelos fios que os interligm Um nó d rede é um ligção entre dois ou mis de seus componentes Pr simplificr nálise destes circuitos, empreg-se um strção pr o comportmento dos fios que interligm os componentes: os fios, e portnto os nós do circuito, se comportm como superfícies equipotenciis Isso signific que um mudnç de tensão em qulquer ponto de um fio se propg instntnemente por todos os pontos dquele fio, ou por tod superfície coert por quele nó equipotencil Inversor A técnic de projeto pr ports lógics com trnsistores CMOS é descrit empregndo o inversor como exemplo A Figur 23 mostr o Mp de Krnugh do inversor com entrd e e síd s Pr projetr rede que pux pr ixo (pull-down), função lógic que define est rede é otid d(s) célul(s) do mp que estão preenchids com, como indicdo pelo grupmento d célul Neste cso, rede contém um trnsistor N cujos terminis fonte e dreno são GND e s respectivmente, e o gte é e A rede que pux pr cim (pull-up)

12 22 Implementção de Ports Lógics 53 é o dul d função pull-down, e neste cso, pull-up = pull-down = e Est rede consiste de um trnsistor P cuj fonte é ligd VCC, o dreno à s, e o gte é controldo por e Note que inversão no gte do trnsistor P corresponde à negção de e e portnto não é necessário inverter o sinl ligdo o terminl gte A implementção de um inversor é mostrd n Figur 24 Normlmente, s ligções à fonte de limentção são omitids dos esquemáticos, emor ests ligções devm sempre existir s : e Figur 23: Mp de Krnugh pr o inversor e VCC g P f d s VCC e s GND g N d f GND Figur 24: Inversor CMOS O sinl de entrd e é ligdo o gte dos dois trnsistores e síd s é ligd os seus drenos Qundo entrd está em, o trnsistor P está erto (circuito erto) e com um ligção de lt resistênci entre su fonte e síd O trnsistor N está fechdo (circuito fechdo) e portndo há um cminho de ix resistênci entre síd e GND, fzendo s = Qundo entrd está em, o trnsistor P é um chve fechd, ligndo síd à VCC, enqunto que o trnsistor N é um chve ert A Figur 25 mostr o inversor ns dus situções O trnsistor que está erto é mostrdo com linhs pontilhds, indicndo que quele trnsistor se comport como um isolnte Port nor O Mp de Krnugh d port nor é mostrdo n Figur 26 As céluls preenchids com estão grupds e ests determinm rede que pux síd pr ixo: pull-down = Est rede é implementd com um ligção em prlelo de dois trnsistores N, com os sinis e ligdos os seus gtes, como mostr Figur 27 A rede que pux pr cim é o dul d rede pull-down:

13 54 Cpítulo 2 A Tecnologi de Circuitos CMOS VCC P VCC e= s= e= N GND crgs GND crgs P N Figur 25: Operção do circuito inversor CMOS s= pull-up = pull-down = Est rede é implementd pel ligção em série de dois trnsistores P, com seus gtes ligdos e Lemre que s inversões d função pull-up estão implícits no comportmento dos trnsistores P s : 2 3 Figur 26: Mp de Krnugh pr port nor A implementção d port nor é mostrd n Figur 27 A rede que pux pr comport-se como um port nd com s entrds complementds, enqunto que rede que pux pr comport-se como um port nor O Teorem de DeMorgn grnte que s ports lógics dests dus redes têm comportmento equivlente A síd é se qulquer ds entrds estiver em ligção em prlelo dos trnsistores N equivle A síd é somente se s dus entrds forem ligção em série dos trnsistores P equivle As dus redes são necessáris por cus ds crcterístics de condução dos trnsistores queles do tipo P conduzem em crgs positivs, enqunto que trnsistores do tipo N conduzem em crgs negtivs Port nnd O Mp de Krnugh d port nnd é mostrdo n Figur 28 A rede pull-down é, e é portnto implementd pel ligção em série de dois trnsistores N A rede que pux síd pr cim é pull-up = pull-down =, implementd pel ligção em prlelo de dois trnsistores P Lemre que s negções em pull-up são implícits o comportmento dos trnsistores P A Figur 29 mostr implementção d port nnd Os circuitos ds ports nnd e nor são chmdos de duis por cus d dulidde ns ligções

14 22 Implementção de Ports Lógics 55 VCC P P N s VCC GND N GND Figur 27: Port nor implementd em CMOS s : 2 3 Figur 28: Mp de Krnugh pr port nnd entre os trnsistores P e N Neste cso, dulidde signific que um ligção em série ( ) é sustituíd por um ligção em prlelo ( ), e que um ligção em prlelo ( ) é sustituíd por um ligção em série ( ) Conforme Definição, um circuito Γ é dul de um circuito se pr tods s ligções em série no circuito Γ existem ligções em prlelo correspondentes no circuito, e se pr s ligções em prlelo em Γ existem ligções em série em VCC GND P N N P s VCC GND Figur 29: Port nnd implementd em CMOS

15 56 Cpítulo 2 A Tecnologi de Circuitos CMOS Aspectos tecnológicos dos circuitos CMOS A topologi de implementção de circuitos CMOS com redes pull-up e pulldown implic em que s ports CMOS sejm sempre inversors Como rede pull-down é compost somente por trnsistores do tipo N, qundo s entrds estão em, síd é puxd pr D mesm form, qundo s entrds d rede pull-up são, os trnsistores do tipo P puxm síd pr A implementção de inversores, ports nnd e ports nor empreg circuitos com um número mínimo de trnsistores A implementção de ports nd e or em CMOS implic, necessrimente, n ligção de inversores dicionis ns síds dests ports ou às sus entrds A dulidde ds redes pull-up e pull-down tem um efeito colterl ssz importnte: um vez que s entrds estejm em repouso por tempo o suficiente pr que todos os nós d rede tenhm completdo s trnsições de pr e de pr, um ds dus redes interrompe o fluxo de corrente entre VCC e GND, e portnto o circuito não dissip energi Isso signific que circuitos CMOS em repouso não dissipm energi porque não circul corrente trvés ds resistêncis entre fonte e dreno dos trnsistores Se, por um erro de projeto s redes pull-up e pull-down conduzirem o mesmo tempo, corrente entre VCC e GND pode dnificr o dispositivo, ou no mínimo, drenr teri mis rpidmente do que o desejável O comportmento dinâmico dos circuitos CMOS fz com que, durnte um reve intervlo de tempo, s dus redes conduzm e portnto o circuito dissip energi n vizinhnç ds trnsições Considere trnsição de pr n entrd de um inversor; trnsição não é instntâne e tensão no gte dos trnsistores fic indetermind enqunto soe de V té VCC, o que fz com que o pull-up deixe de conduzir su resistênci ument o mesmo tempo em que o pull-down começ conduzir su resistênci diminui Durnte reve trnsição n entrd, os dois trnsistores conduzem e o circuito dissip energi Find trnsição, dissipção tende rpidmente zero 223 Ports Complexs e Céluls Um dos grndes trtivos d tecnologi CMOS dvém d possiilidde de projetr funções lógics lgo mis complexs do que ports lógics prtir de redes de trnsistores Funções como som de dois its e vem-um, ou o multiplexdor de dus entrds, podem ser implementds com um número de trnsistores que é menor do que se fossem empregds ports lógics individuis Estes circuitos são chmdos de céluls, e um vez que um célul tenh sido otimizd pr velocidde e/ou tmnho, el pode ser replicd em circuitos ind mis complexos Por exemplo, um circuito que efetu som em 6 its

16 22 Implementção de Ports Lógics 57 consiste de 6 réplics d célul que comput som e o vi-um de três its Chmmos de ports complexs àqueles circuitos que são lgo mis complexos do que um port lógic Tis circuitos são projetdos d mesm form que s ports lógics: prtir d especificção lógic, derivmos rede pull-down, e então derivmos seu dul, que é rede pull-up Vejmos lguns exemplos Exemplo 2 Considere função r = ( ) (c d) A rede pull-down é derivd prtir do complemento de r ests são s céluls com zeros no Mp de Krnugh A Equção 24 contém derivção de pull-down pull-down: r = ( ) (c d) DeMorgn = ( ) (c d) DeMorgn = ( ) (c d) (24) O circuito que pux síd pr ixo contém dus ligções em prlelo ( ) e (c d), e ests dus são ligds em série por cus do, como mostr prte de ixo d Figur 22 O circuito que pux síd pr cim contém dus ligções em série ( ) e (c d), e ests são ligds em prlelo ( ), como mostr prte de cim d Figur 22 A port complex que implement função r é um multiplexdor de dus entrds qundo = d c d c d d c d VCC r c Figur 22: r = ( ) (c d) Exemplo 22 O multiplexdor d Figur 22 empreg oito trnsistores, lém de mis oito trnsistores pr oter os complementos dos sinis ds entrds Se inicirmos o projeto com o complemento de r r = ( ) (c d),

17 58 Cpítulo 2 A Tecnologi de Circuitos CMOS rede pull-down us vriáveis de entrd sem complementr, o que result num circuito mis compcto A Equção 25 contém derivção d rede pull-down pull-down: r = ( ) (c d) involução = ( ) (c d) (25) O circuito que pux síd pr ixo contém dus ligções série ( ) e (c d), e ests dus são ligds em prlelo por cus do, como mostr prte de ixo d Figur 22 É necessário um inversor pr complementr síd r = s, e est implementção economiz seis trnsistores, com relção à d Figur 22 Por outro ldo, s ports lógics CMOS são nturlmente inversors e é provável que os complementos dos sinis estejm disponíveis Qul ds dus é solução mis econômic depende do circuito à volt do multiplexdor VCC c c d r s = ( ) (c d) d Figur 22: s = r = ( ) (c d) Quntos trnsistores são necessários pr implementr um multiplexdor com ports lógics? Como este número se compr os trnsistores do circuito d Figur 22? O gnho não está somente no número de trnsistores; este circuito pode ser implementdo de form mis compct do que quele com ports lógics individuis circuitos compctos implicm num melhor utilizção d superfície do circuito integrdo, e com redução n áre, gerlmente se otém um redução no tempo de propgção do circuito

18 22 Implementção de Ports Lógics 59 Exemplo 23 Implementemos função t = ( ) c As funções pull-down e pull-up estão indicds n Equção 26 A rede que pux síd pr ixo é compost um ligção em prlelo ( ), que é ligd em série com c ( c) A rede que pux síd pr cim é um ligção em prlelo, n qul um rmo é c e o outro ligção em série de com ( ) A Figur 222 mostr o circuito que implement t pull-down: t = ( ) c involução = ( ) c pull-up: pull-down = ( ) c DeMorgn = ( ) c DeMorgn = ( ) c (26) c c N VCC t GND t Figur 222: t = ( ) c Exemplo 24 Implementemos um função lgo mis complex: x = c c c A Equção 27 mostr derivção d rede pull-down x = ( c) ( c) ( c) x = ( c) ( c) ( c) involução x = ( c) ( c) ( c) pull-down (27) A rede pull-down é ligção em prlelo de três redes (R, R 2, R 3 ), cd um dests ligção em série de três trnsistores: R = ( c), R 2 = ( c), e R 3 = ( c) A rede pull-up é um série de três redes, cd um dests ligção em prlelo de três trnsistores Por exemplo, R = ( c) A Figur 223 mostr o circuito completo

19 6 Cpítulo 2 A Tecnologi de Circuitos CMOS c c c VCC R R 2 R 3 x x c c c GND R R 2 R 3 Figur 223: x = c c c Exercícios Ex 2 Projete s ports complexs que implementm s seguintes funções: ) m = c ; ) n = c ; c) p = c d ; d) q = c d ; e) x = ; ( ) f) e = ; ( ) g) y = ( s) ( s) ( ) (multiplexdor em comportdo) Ex 22 Um somdor prcil é um circuito comincionl de entrds e e síds s (som) e v (vi-um), definids n Equção 28 Mostre como implementr um somdor prcil em CMOS s =, v = somdor prcil (28) Ex 23 Um somdor completo é um circuito comincionl com entrds, e vem (vem-um), e síds s (som) e vi (vi-um), que implement s funções s (som) e vi (vi-um) definids n Equção 29 Mostre como implementr um somdor completo em CMOS Pist: operção é ssocitiv s = vem, somdor completo (29) vi = vem vem

20 23 O Tempo de Propgção É Mior que Zero 6 Ex 24 Um somdor completo pode ser implementdo com dois somdores prciis e um port or, como mostr Figur 224 (i) Verifique que este circuito implement especificção pr o somdor completo especificdo n Equção 29; (ii) implemente est versão do somdor completo em CMOS; e (iii) qul ds versões do somdor completo empreg menos trnsistores? Pist: não esqueç de que s ports lógics CMOS são inversors vi somcompleto v somprc s v somprc s s vem Figur 224: Somdor completo com dois somdores prciis 23 O Tempo de Propgção É Mior que Zero Ao empregr its como um modelo pr sinis nlógicos, um crcterístic importnte foi escondid pel strção: os sinis se propgm trvés dos circuitos em um tempo que não é infinitmente pequeno Como um mínimo, no vácuo s onds eletromgnétics se propgm n velocidde d luz, que é de c =, 3 9 m/s, ou num escl mis próxim d prátic em sistems digitis, 3 cm por nnosegundo Em meios guidos, como em condutores metálicos, os sinis elétricos se propgm com velocidde entre, 6 e, 7c, que é de proximdmente um plmo por nnosegundo Num sistem com relógio de 3,3 GHz, mudnç no vlor de um it percorre cerc de 7cm durnte um ciclo do relógio Circuitos CMOS crescentm trsos significtivos o tempo de propgção de sinis, e estes trsos decorrem d construção dos trnsistores, qundo se consider somente os efeitos de primeir ordem, que é o cso deste texto As Seções 23 e 232 contêm um reve introdução o comportmento físico dos dispositivos que influencim no tempo de propgção dos circuitos, que é discutido n Seção 233 Pr nálises mis complets, e complexs, vej s referêncis pontds no início deste cpítulo

21 62 Cpítulo 2 A Tecnologi de Circuitos CMOS 23 Um Breve Psseio Pelo Reino d Físic Todos os mteriis condutores presentm lgum resistênci à pssgem d corrente elétric A Lei de Ohm nos inform que corrente trvés de um resistor é proporcionl à tensão (ou voltgem) plicd os seus terminis, como indicdo n Equção 2, pr o digrm do circuito n Figur i e R e = ir i = e/r (2) Figur 225: Lei de Ohm, tensão e corrente num resistor Dus superfícies metálics isolds, que estejm próxims um d outr, rmzenm energi no cmpo elétrico que existe entre s crgs elétrics que contêm O celo eriçdo pós um sessão de escovds, com um escov sintétic é um exemplo: os fios ficm crregdos com os elétrons removidos d escov, e como estes têm crg de mesmo sinl, els se repelem deixndo o celo em pé Um cpcitor é um dispositivo que rmzen energi no cmpo elétrico que se form entre dus plcs metálics isolds A cpcitânci é medid em Frds e é rzão entre crg líquid Q num ds plcs e tensão e entre s plcs: C = Q/e Se áre A ds plcs é grnde, grnde é quntidde de crg líquid pr um dd tensão; se distânci D entre s plcs é pequen, grnde é forç entre s crgs e tmém energi rmzend por unidde de crg Portnto: C A/D A corrente elétric é vrição d crg com o tempo: i = dq/dt A crg líquid num ds plcs de um cpcitor é, o longo do tempo, integrl d corrente que trvess o dispositivo: Q = t i dt A diferenç de potencil, ou tensão, entre s plcs de um cpcitor é proporcionl à corrente o longo do tempo: e = C t i dt = C Q A corrente trvés do cpcitor é proporcionl à vrição de tensão entre os seus terminis: i = C de dt

22 23 O Tempo de Propgção É Mior que Zero 63 Note que corrente trvés do cpcitor signific corrente que circul nos seus terminis porque s plcs são isolds com plicção d diferenç de potencil, crg líquid Q é removid de um plc e crescid à outr, trvés do circuito externo A Figur 226 mostr o símolo do cpcitor e relção entre tensão e corrente nos seus terminis, n Equção 2 + e i C e = C t i dt i = C de dt (2) Figur 226: Relção entre tensão e corrente num cpcitor Mis do que os dispositivos em si, nos interess o comportmento dinâmico de circuitos com resistores fios e cpcitores gtes de trnsistores Em reve retornremos os trnsistores O circuito n Figur 227 mostr um fonte de limentção de tensão E ligd um resistor R e um cpcitor C trvés de um chve de dus posições A chve esteve n posição α por um tempo longo o stnte pr que tensão no cpcitor sej igul à d fonte (e C = E) e portnto não circul corrente no circuito (i = ) + E α β R i = e C = E + C Figur 227: Circuito RC em repouso No instnte t, chve é movid instntnemente pr posição β e energi cumuld no cpcitor pss se dissipr no resistor, n form de clor Como este circuito é um mlh fechd, Lei de Kirchoff grnte que som ds tensões o longo d mlh deve ser zero e portnto tensão nos terminis do cpcitor e C é mesm que nos terminis do resistor e R, viz e R = e C, e e R + e C = e R i + C t i dt =

23 64 Cpítulo 2 A Tecnologi de Circuitos CMOS + E α R i + e R + β e C C Figur 228: Respost dinâmic do circuito RC Derivndo-se est equção com relção o tempo, pr resolver integrl d corrente, se otém equção diferencil R di dt + i C = cuj solução, considerndo-se que tensão no cpcitor é E em t, é dd ixo, pr tensão e corrente nos terminis do cpcitor i C = E R exp t/rc e e C = E exp t/rc A Figur 229 mostr curv d tensão nos terminis do cpcitor (e C ) o longo do tempo Antes de t, tensão no cpcitor é mesm d fonte Qundo chve mud de posição, est tensão é plicd sore o resistor que pss dissipr energi cumuld no cpcitor, um tx determind pels constntes R e C e R E t E exp t/rc tempo Figur 229: Tensão nos terminis do resistor E R n descrg do cpcitor Se o produto RC é muito pequeno (RC ), o decimento d curv é rápido este seri o cso de um curto-circuito nos terminis do cpcitor Se o produto RC é grnde (RC ), então o decimento d curv é lento este seri

24 23 O Tempo de Propgção É Mior que Zero 65 o cso de um resistênci muito lt ligd os terminis do cpcitor Com um circuito erto, o que equivle um resistênci infinit, um cpcitor idel mnteri su crg indefinidmente 232 Comportmento Dinâmico de Circuitos CMOS Considere o trnsistor tipo N mostrdo n Figur 23 Pr se compreender o comportmento dinâmico dos trnsistores, o comportmento elétrico d região que compreende gte, isolnte e sustrto pode ser proximdo àquele de um cpcitor isolnte n gte n sustrto gte isolnte sustrto Figur 23: Cpcitânci entre gte e sustrto As plcs do cpcitor são o gte e o sustrto, seprds pel cmd isolnte Qundo há um diferenç de potencil entre s plcs, o cmpo elétrico rmzen energi, que não pode ser removid instntnemente do dispositivo Gerlmente, num circuito CMOS cd entrd é ligd dois trnsistores, um do tipo N e outro do tipo P, e cd um dos dois gtes contriui com um frção d cpcitânci ligd à síd do circuito que produz o sinl A Figur 23 mostr um circuito com dois inversores, e o circuito equivlente o inversor I 2, como visto pel síd do inversor I Lemre que não circul corrente entre entrd e síd de circuitos similres o inversor x y z I P I 2 P 2 N N 2 x circuito equivlente I 2 y I I 2 C 2 Figur 23: Circuito equivlente à entrd de um inversor Qundo ocorre um trnsição n entrd do inversor, o cpcitor ligdo su síd deve ser crregdo crg líquid num ds plcs ou descrregdo

25 66 Cpítulo 2 A Tecnologi de Circuitos CMOS crg líquid =, dependendo do vlor nterior n su entrd A Figur 232 mostr os circuitos equivlentes ns trnsições de pr e de pr descrg de C 2 crg de C 2 RN Y C 2 R P Y C 2 Figur 232: Circuitos n crg e n descrg d cpcitânci de síd C 2 Antes d trnsição n entrd, o cpcitor estv crregdo (V Y = V CC) porque síd do inversor estv em Logo pós trnsição, o trnsistor P fic erto, e o trnsistor N conduz com um resistênci R N O modelo deste circuito é um resistor R N em série com o cpcitor C 2 e equção que descreve o comportmento dinâmico do potencil no ponto Y é V Y (t) = ( e t/r N C 2 )V CC A vrição com o tempo t do potencil sore os terminis do cpcitor, n descrg, é mostrd no ldo esquerdo d Figur 233 N medid em que o tempo pss, exponencil cresce e o potencil em Y ci de V CC té GND A declividde d curv é determind pelo produto R N C 2 N trnsição d pr n entrd, o cpcitor que estv inicilmente descrregdo, é crregdo trvés d resistênci R P, e o potencil em Y soe de GND V CC com V Y (t) = e t/r P C 2 V CC Este comportmento é mostrdo no ldo direito d Figur 233 A Figur 233 está dividid em três fixs horizontis: no topo está região n qul os sinis são considerdos como sendo, enqunto que n se está região n qul os sinis são considerdos como N região entre e, os sinis tem um nível lógico indetermindo, que não é nem Exceto em situções em que se desej mnter o sinl no terceiro estdo, o nível indetermindo pode cusr prolems porque indeterminção tende se propgr pelo circuito Um sinl num nível indetermindo pode colocr os dois trnsistores de um inversor em estdo de condução, fzendo com que su síd tmém sej indetermind O que se tent grntir é que os sinis permneçm indetermindos o menor tempo possível No digrm d Figur 233, o intervlo em que os sinis estão

26 23 O Tempo de Propgção É Mior que Zero 67 VCC GND nível indetermindo T I T I tempo Figur 233: Tempo de crg e de descrg d circuito de síd indetermindos, delimitdos pels linhs verticis, é definido como o tempo de propgção do inversor, denotdo por T I O tempo de propgção depende d resistênci entre VCC (ou GND) e síd d port num nor de E entrds, são E trnsistores P em série entre VCC e síd O tempo de propgção tmém depende do número de entrds limentds pel síd se síd de um port lógic liment s entrds de qutro outrs ports, cpcitânci totl é proximdmente o quádruplo dquel de um únic port, porque cpcitânci de cpcitores ligdos em prlelo é som de sus cpcitâncis A quntidde de ports lógics limentds pel síd de um port lógic é chmd de fn-out O tempo de propgção de um port lógic ument com crg cpcitiv n su síd, que é proporcionl o seu fn-out A Figur 234 mostr um inversor ligdo três outros inversores O fn-out de I é três e crg cpcitiv n su síd é C y = C + C 2 + C 3 x I y I circuito equivlente I x 2 I y C C 2 C 3 I 3 Figur 234: Fn-out e crg cpcitiv n síd de um inversor O número de entrds de um port lógic é seu fn-in Um inversor tem fnin de, enqunto que um port de três entrds tem fn-in 3 A Figur 235 mostr o circuito equivlente pr um port nnd de dus entrds Qundo

27 68 Cpítulo 2 A Tecnologi de Circuitos CMOS síd é, resistênci n rede pull-up, entre VCC e crg cpcitiv d port é R pu = R P /2 se s dus entrds estão em, ou é R pu = R P se um entrd está em Com síd em, s dus entrds estão em e resistênci n rede pull-down, entre crg cpcitiv e GND, é R pd = 2R N VCC circuito equivlente, s= P P R pu R P /2 s GND N N circuito equivlente, s= R pd = R N + R N Figur 235: Fn-in e crg resistiv n síd de um port nnd O número de trnsistores em série é proporcionl o número de entrds num port lógic nnd ou nor O tempo de propgção de um port lógic deve ser determindo, de form conservdor, pel mior resistênci equivlente dentre tods s cominções possíveis de entrds, e por isso, o número máximo de entrds de um port lógic rrmente ultrpss 4 ou 5 Funções com mis entrds são implementds com ssocições de ports de té 5 entrds A declividde d exponencil e t/rc, e portnto o tempo de propgção d port, são fetdos pelo fn-out ( C) e pelo fn-in ( R) N medid em que R e/ou C crescem, mis longo fic o tempo de propgção d port lógic Temos strído o comportmento elétrico dos fios, usndo superfícies equipotenciis pr interligr os componentes As ligções físics entre componentes, se curts, são trvés de polisilício, e se longs, trvés de fios em metl Por fio entend-se que s ligções físics se precem mis com chps retngulres longs e estreits do que com fios cilíndricos Por cus d geometri e d proximidde com o sustrto, estes fios exiem um cpcitânci que é distriuíd o longo de todo o seu comprimento Além disso, s ligções metálics tem resistênci ôhmic que é proporcionl o comprimento e inversmente proporcionl à secção ret trnsversl do condutor Tnto cpcitânci qunto resistênci dos condutores piorm o tempo de propgção dos sinis, porque els entrm como ftores ditivos no R e no C d exponencil e t/rc Pr minimizr estes efeitos, fios longos são segmentdos e inversores são colocdos o longo do cminho pr resturr os níveis lógicos dos sinis Nestes últimos prágrfos fizemos uso de um simplificção, o presumir que resistênci trvés dos trnsistores sej ou zero ou infinit Considere um trnsistor do tipo N: qundo o trnsistor conduz, se tensão no seu gte é próxim do vlor do nível lógico, resistênci entre fonte e dreno é ix

28 23 O Tempo de Propgção É Mior que Zero 69 e o trnsistor está n zon de sturção corrente I fd entre os terminis fonte e dreno independe d tensão e g no gte Se e g está próxim de, então resistênci é elevd o trnsistor está n zon de corte e corrente I fd é diminut e d ordem de 6 A Durnte trnsição entre níveis lógicos válidos, resistênci do trnsistor vri de quse infinit pr quse zero, e corrente I fd é proporcionl e g Nest zon de operção o trnsistor oper como um mplificdor: um pequen vrição n tensão no gte provoc um grnde vrição n corrente I fd O efeito d resistênci vriável se intensific com trnsições lents ns entrds ds ports lógics e por isso os trnsistores são dimensiondos pr produzir trnsições rápids e ssim mnter curtos os períodos em modo de mplificção 233 Tempo de Propgção em Circuitos CMOS Circuitos comincionis são definidos n Seção 2 como sendo circuitos (i) com entrds digitis; (ii) com síds digitis; (iii) sus síds produzem os vlores determindos pel especificção funcionl; e (iv) com s entrds estáveis, decorrido o tempo de propgção do circuito, s síds estilizm Tempo de propgção Agor que entendemos o comportmento dinâmico de circuitos CMOS é possível definirmos precismente o que entendemos pelo tempo de propgção de um circuito comincionl: o tempo de propgção de um circuito comincionl é o mior intervlo entre o instnte em que tods s entrds ficm estáveis, e o instnte em que su síd fic válid e estável A Figur 236 mostr um digrm com o comportmento temporl de um inversor A síd y fic estável, no vlor determindo pel especificção funcionl do inversor, somente depois de decorrido o intervlo T I, que é o tempo de propgção do inversor Durnte o intervlo T I, entre mudnç n entrd e seu reflexo n síd, o nível lógico em y é indetermindo e nd se pode firmr qunto y durnte este intervlo A indeterminção é indicd no digrm pels regiões hchurds Lemre que o tempo de propgção de um circuito com vários dispositivos é o máximo dentre o tempo de propgção cumultivo trvés de todos os cminhos entre s entrds e síd A Figur 237 mostr ligção em série de dois inversores e o digrm de tempos dos sinis ns sus entrds e síds O sinl z é um cópi de x deslocd no tempo, e o deslocmento é de dus vezes T I, porque o tempo de propgção do segundo inversor somente é contdo

29 7 Cpítulo 2 A Tecnologi de Circuitos CMOS x x y T I T I y Figur 236: Tempo de propgção do inversor x T I T I x y z y z T I + T I T I + T I Figur 237: Tempo de propgção cumultivo de dois inversores prtir do instnte em que o sinl y fic estável Assim que entrd do segundo inversor fic indefinid, su síd fic indefinid, porque com entrds inválids, nd se pode dizer sore s síds de circuitos comincionis Exemplo 25 O tempo de propgção de um multiplexdor de dus entrds é determindo pelo cminho mis longo ds entrds pr síd, e este cminho é mostrdo pel linh trcejd n Figur 238 O tempo de propgção do mux-2 é som dos tempos de propgção dos componentes trvessdos pelo cminho mis longo, ou pelo cminho crítico, que neste exemplo é ddo por T M T I + T A + T O s T O T I Figur 238: Tempo de propgção do multiplexdor T A z Exemplo 26 Considere função de 4 entrds, implementd com três ports nd-2: c = (x, y, z, w) = x (y (z w)) Este circuito é mostrdo no ldo esquerdo d Figur 239 e seu tempo de propgção é ddo pelo cminho que trvess s três ports nd encdeds: T cdei = 3 T A

30 23 O Tempo de Propgção É Mior que Zero 7 Outr implementção pr de 4 entrds é otid se tirrmos proveito d ssocitividde d conjunção: = (x, y, z, w) = (x y) (z w) Este circuito é mostrdo à direit n Figur 239, e seu tempo de propgção é menor do que o d cdei de nds: Tárvore = 2 T A Qundo um operdor é ssocitivo, o número de entrds N é um potênci de dois e N 4, implementção em árvore é sempre mis rápid do que cdei de ports: (N )T P = T cdei > Tárvore = (log 2 N)T P O número de ports de dus entrds é igul nos dois csos w z y x cdei de ports c w z y x árvore de ports Figur 239: Dus implementções pr nd-4 com nd-2 Tempo de contminção Além do tempo de propgção, o tempo de contminção pode ser usdo pr especificr o comportmento temporl de um dispositivo O tempo de contminção é o menor intervlo no qul um síd permnece válid pós entrd tornr-se inválid A contminção se refere o efeito cusdo por um entrd inválid nos nós internos o circuito que por sus vez se tornm inválidos, té que síd sej contmind pels mudnçs ns entrds Pr efeitos práticos, n miori dos csos pode-se tomr o tempo de contminção T C de um dispositivo como sendo zero um entrd inválid contmin imeditmente síd, tornndo- tmém inválid A Figur 24 mostr o digrm de tempo de um inversor e indic o intervlo de contminção e o tempo de propgção Assim que o sinl x inici trnsição de pr, o sinl cruz região indetermind, tornndo-se portnto inválido, ms síd do inversor permnece válid durnte T C Lemre que o tempo de propgção é o intervlo mis longo entre entrd válid e síd tmém válid, enqunto que o tempo de contminção é o intervlo mis curto entre entrd inválid e síd ind válid

31 72 Cpítulo 2 A Tecnologi de Circuitos CMOS x y x y T I T C Figur 24: Tempo de contminção T C e tempo de propgção T I Pr computr o tempo de propgção de um circuito com vários componentes escolhemos o cminho mis longo, que é quele que cumul o mior trso ds entrds pr síd, porque o tempo de propgção é um limite superior pr o intervlo entre entrds válids e síds válids Pr computr o tempo de contminção de um circuito escolhemos o cminho com o menor vlor cumuldo, porque o tempo de contminção é definido como um limite inferior n vlidde de um síd com entrds inválids Denotmos o tempo de propgção do circuito X como T X, enqunto que seu tempo de contminção é denotdo por T C,X Exemplo 27 Considere que o tempo de contminção ds ports nd nos circuitos d Figur 239 sej de 5ps O tempo de contminção d cdei de ports é 5ps, determindo pelo cminho x c, porque este cminho mnteri síd válid por 5ps pós s entrds tornrem-se inválids: T C,cdei T A O tempo de contminção d árvore é de ps porque todos os cminhos entre entrd e síd trvessm dus ports lógics: T C,árvore 2T A Exemplo 28 O tempo de contminção do multiplexdor de dus entrds é determindo pelo cminho mis curto ds entrds pr síd, e este cminho é mostrdo pel linh trcejd n Figur 24 O tempo de contminção do mux-2 é ddo por T C,M T A + T O, porque um lterção ns entrds só se mnifest n síd pós mudnç propgr-se trvés de um ds ports nd e d port or s T O Figur 24: Tempo de contminção do multiplexdor T A T A z

32 23 O Tempo de Propgção É Mior que Zero 73 Comportmento trnsitório O tempo de contminção é um espécie de memóri de curto przo e este comportmento será explordo dinte O tempo de contminção jud explicr certos comportmentos inesperdos Nos circuitos mostrdos n Figur 242, qundo se consider seu comportmento estático, o sinl c é sempre, enqunto que o sinl r é sempre, se todos os dispositivos se comportm de cordo com noss definição pr circuitos comincionis c p q r Figur 242: Circuitos com comportmento estático em definido Contudo, se considerrmos o comportmento dinâmico destes circuitos, s firmções d frse nterior são flss durnte um intervlo reltivmente curto pós s trnsições ns entrds Vejmos o circuito com port nd Pr simplificr, suponh que o tempo de contminção d port nd e do inversor são idênticos A Figur 243 mostr um digrm de tempo que consider somente os efeitos do tempo de contminção, e T I = T A = c T C,I T C,A T C,I T C,A c α β γ δ ɛ η θ Figur 243: Circuito com comportmento dinâmico distinto do estático No intervlo α, entrd é zero e síd é quel esperd No intervlo β, o trso de contminção mntém síd do inversor válid pós lterção n su entrd, s dus entrds d port nd são e su síd permnece em No intervlo γ síd do inversor mud pr e síd c permnece em No intervlo δ os sinis ficm estáveis No intervlo ɛ o trso de contminção mntém síd do inversor em, enqunto entrd mud pr No intervlo η, com sus dus entrds em síd d port nd mud pr, e este pulso tem durção T C,A, que é o tempo de contminção do nd No intervlo θ, síd do nd reflete su entrd em O utor recomend enfticmente o leitor que desenhe, sem demor, um digrm de tempo similr o d Figur 243 pr o circuito com port or

33 74 Cpítulo 2 A Tecnologi de Circuitos CMOS A definição de circuito comincionl que dotmos consider o seu comportmento correto pós o decurso do seu tempo de propgção, cso su especificção funcionl sej stisfeit pels síds Isso signific que o comportmento descrito no digrm de tempos d Figur 243 é um ocorrênci oservável e indesejd, ms qundo se consider o tempo de propgção ds ports lógics, quele circuito se enqudr n definição de circuito comincionl A Figur 244 expnde o digrm d Figur 243 com inclusão do tempo de propgção, que é o intervlo mis longo necessário pr síd estilizr, pós s entrds estilizrem Os efeitos d contminção estão indicdos por trços espessos, e o tempo de propgção por regiões hchurds T I T A T I T A T C,I T C,A T C,I T C,A c α β γ Π δ ɛ η Σ θ Figur 244: Comportmento dinâmico considerndo o tempo de propgção Nos intervlos β e γ que se estendem por T I segundos, síd c é inválid porque entrd do nd é inválid No intervlo Π, fic válido ms síd c é inválid durnte o intervlo T A, que é o tempo de propgção d port nd No intervlo δ síd é quel determind pels especificções do inversor e d port nd Nos intervlos ɛ e η síd c é inválid porque é inválido, em que pese ocorrênci do pulso em c durnte η Decorrido o segundo T A (Σ), síd fic válid e corret no intervlo θ Exemplo 29 Considere o circuito d Figur 245, que detect tnto s ords de suid qunto s ords de descid n su entrd A cd ord no sinl e, o xor produz um pulso em su síd porque sus entrds estão distints Desenhe um digrm de tempos como o d Figur 243 somente considerndo o tempo de contminção pr certificr-se de que o comportmento é o esperdo Exemplo 2 Vejmos um plicção pr o comportmento dinâmico do circuito com port or e dois inversores ou um uffer, como o mostrdo n Figur 246 Pr simplificr discussão, suponh que o tempo de propgção d port or é zero Considere um pulso de curt durção, ou um espículo (glitch), de, que dur um frção do tempo de propgção do uffer T B O uffer trs o espículo no sinl q o suficiente pr que entrd p do or estilize, de tl form que síd r não present o espículo, e ssim o pulso é filtrdo pelo circuito Isso é o que mostr o