Figura 1: Circuito de Potência do estágio de entrada em estudo.

Transcrição

1 Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds Ewld. M. Mehl. Apresentçã: Este trlh descreve funcinment de um estági de entrd destind um fnte chved, n qul empreg-se um retificdr cm "pnte de dids" dtd de dis interruptres uxilires, cnfrme prpst pr ENJETI & MARTINEZ []. A tplgi, que pde ser cnsiderd cm um dptçã de um cnversr Bst, permite tençã de lt Ftr de Ptênci. O cntrle ds interruptres uxilires é feit trvés de mdulçã pr lrgur de puls (PWM - Pulse Width Mdultin) seguind um referênci senidl, cm um pequen defsment em relçã à tensã d rede elétric.. Descriçã d Circuit: A Figur mstr um digrm esquemátic d estági retificdr em put. A fnte i represent rede elétric de 60 Hz, tend em seguid um indutr. Os dids D... D 4 ligds em pnte frmm um retificdr cnvencinl, send que em prlel cm D 3 e D 4 sã dicinds s interruptres uxilires S e S. Pr cs em que tis interruptres sejm MOSFETs, pde-se cnsiderr D 3 e D 4 cm s dids intrínsecs existentes em tis cmpnentes. A crg, cm crcterístic de fnte de tensã, é frmd pel resistr R l e cpcitr eletrlític C. Figur : Circuit de Ptênci d estági de entrd em estud. O funcinment d circuit pde ser estudd fzend-se um nlgi cm prlelism de dus máquins síncrns, ilustrd trvés d Figur. Cnsidernd-se e s fsres ds tensões ns terminis ds máquins, só se tem trnsferênci de ptênci entre dus máquins síncrns interligds se existir um ângul de defsgem (δ) entre e. Send, pr exempl, módul d tensã d "máquin gerdr" e d "máquin mtrizd", ptênci trnsferid é dd pr: Figur : Anlgi prlelism de máquins síncrns. E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.

2 P sin δ {} X Assim, cnsider-se n circuit d Figur que rede elétric i e circuit "à direit" de sejm s dus "máquins síncrns" representds n Figur. Se s interruptres S e S sã cmndds rir e fechr cmpnhnd um referênci senidl, ms cm um defsment cnveniente em relçã à tensã d rede, pde-se cntrlr flux de ptênci entre s dus "máquins síncrns", cnfrme equçã {}. Ist pst, retificdr presentd pde ser cnsiderd cm um "mtr síncrn", n qul ftr de ptênci que mesm present à rede elétric está relcind cm prâmetrs d circuit. Tend em vist que fi expst, s interruptres S e S sã cmndds prtir de um sinl senidl mduld em lrgur de puls (PWM), defsd d rede elétric. Tl sinl é tid trvés de cmprçã de um sinl tringulr cm um referênci senidl retificd, estelecend-se ssim pulss de lrgur vriável, cnfrme mstrd n Figur 3. Figur 3: Gerçã ds sinis de cmnd PWM à prtir d cmprçã de pulss tringulres cm referênci senidl. Há diverss pssiiliddes pr se gerr sinl PWM desejd, que nã serã jet de nálise neste reltóri. Pr fins de simulçã, empregu-se um circuit cmpst pr fntes de tensã, que se ch descrit em nex. 3. Equções Simplificds pr Prjet: Cnfrme estelecid nterirmente, pde-se verificr funcinment d circuit trvés de nlgi um cnexã de dus máquins síncrns, ilustrd pel Figur. Send & fsr representtiv d tensã d rede elétric de 60 Hz e & fsr d tensã n entrd d retificdr, tem-se digrm fsril d Figur 4. A prtir desse digrm escreve-se relçã de fsres: & & + j X I& {} Escrevend s fsres n frm crtesin cmplex, tem-se: & cs δ + j sin δ {3} I & I csφ j I sin δ {4} Clcnd s expressões {3} e {4} em {}, tém-se: & [ cs δ - j sen δ] + j X [ I cs Φ - j I sen Φ] & cs δ - j sen δ + j X I cs Φ - j X I sen Φ & cs δ - j sen δ + j X I cs Φ + X I sen Φ & cs δ + X I sen Φ + j X I cs Φ - sen δ {4} [ ] [ ] N Figur 4, fsr crrespndente à tensã está lclizd sre eix rel. Dest frm, em {5} prte imginári d expressã é nul: E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.

3 Figur 4: Digrm fsril detlhd, pr tençã de equções de prjet. cs δ + X I sen Φ {5} X I cs Φ - sen δ 0 {6} A prtir de {7} escreve-se: sen δ I X cs Φ {7} Pr utr ld, ptênci frnecid pel rede elétric circuit é: P I cs Φ {8} Supnd-se nuls s perds, ptênci citd em {9} é ttlmente cnsumid n crg d retificdr. Send tensã n crg e R l resistênci de crg, tem-se prtnt: Igulnd {9} e {0} tém-se: Sustituind {8} em {}, result em: P {9} R l I cs Φ {0} R X l sen δ cs Φ cs Φ Rl u: sen δ {} X Rl N circuit em estud, tensã é tensã eficz d rede elétric de 60 Hz. Já tensã é tensã eficz entre s nós 3 e 4, crrespndente à entrd d "pnte" retificdr. Cnfrme citd, chvement PWM ds interruptres S e S fz cm que tensã entre s nós 3 e 4 tenh um cmpnente hrmônic fundmentl de 60 Hz, defsd de um ângul δ em relçã à tensã d rede. Assim, pde ser clculd levnd-se em cnt "índice de mdulçã" (M f ) empregd n gerçã d sinl PWM. Tl "índice de mdulçã" (tmém chmd depth f mdultin) é rzã entre mplitude d sinl tringulr e mplitude máxim d sinl senidl [], que sã cmprds pr se ter s pulss de lrgur vriável, cnfrme verificd n Figur 3. pk( sen) M f {} pk( tri) E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.3

4 Cm us d "índice de mdulçã", tensã eficz é: M f {3} Usnd {4} e {8} em {6} tem-se: M f sen δ cs δδ +X sen Φ X cs Φ M f sen δ M f cs δ + sen Φ {4} cs Φ Islnd M f em {5}, tem-se: M f {5} sen δ cs δ + sen Φ cs Φ Pr utr ld, clcnd {4} em {}, tém-se: M f sen δ {6} X Rl Islnd X em {7}, tem-se entã: M f Rl X sen δ {7} cm que se clcul vlr d indutânci de : X {8} π f rede As equções {6} e {8} permitem prjet de um estági de entrd sed n tplgi prpst. N entnt, pde-se simplificr equcinment supnd, n digrm fsril d Figur 4, que fsr d tensã estej em fse cm fsr d crrente I. Ou sej, s ânguls Φ e δ sã iguis: Usnd iguldde {0} n expressã {6}, result em: Φ δ {9} M f sen δ cs δ + cs δ cs δ + sen cs δ δ cs δ De mesm md, clcnd {} n expressã {8}, tem-se: M f cs δ {0} M R f l cs δ δ X sen Rl ( sen δ.cs δ) {} emrnd d iguldde trignmétric: sen α ( sen α.cs α) {} tem-se expressã {8} simplificd pr: E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.4

5 R l X ( sen δ) {3} D mesm md, indutânci é tid cm: X π f {4} rede Pr grntir crcterístic de fnte de tensã n crg e ter-se ix ndulçã n tensã de síd ("ripple"), é necessári presenç de um cpcitr C de lt vlr em prlel cm resistr de crg. O vlr mínim de tl cpcitr pde ser clculd pr: Put C {5} f [( (mx) ) ( (min) ) ] rede 4. Prjet d Estági de Entrd de um Fnte Chved: 4.. Especificções Básics: Cm jetiv de exemplificr us d circuit em put e s equções deduzids n item nterir, é presentd n seqüênci prjet simplificd d estági de entrd de um fnte chved. Supõe-se s seguintes crcterístics ásics d estági: Rede elétric: i(rms) 0, 60 Hz; Tensã de Síd: 50 ; Ptênci de Síd: P ut 500 W; Ftr de Ptênci: FP 0,985 Frequênci de chvement ds interruptres: f chv 0 khz; "Ripple" máxim d tensã n crg: ± 5% 4.. Indutânci d Indutr : Cnsidernd-se Ftr de Ptênci semelhnte c-sen d ângul Φ, tem-se: Φ cs ( FP) cs (0,985) 0 {6} Pr usr s equções nterirmente tids, ângul δ, referente defsment ds pulss de cmnd PWM em relçã à tensã d rede, é supst igul ângul Φ. Prtnt: O "índice de mdulçã" M f é tid de {} δ 0 {7} i( rms) 0 M f cs δ cs0 0,6685 {8} 50 Pr ptênci máxim e supnd-se que nã há perds, clcul-se resistênci equivlente à crg: ( 50) Rl 4,67 Ω {9} P 500 Tem-se entã s elements necessáris pr clculr vlr de X trvés d equçã {4}: i( rms) R l 0 4,67 X ( sen δ) ( sen 0 ),648 Ω {30} 50 Um vez que frequênci d rede é 60 Hz, tem-se vlr d indutr : E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.5

6 X,648 4,355 mh π f π 60 {3} rede Pde-se imginr que, tend em vist vlr tid, indutr resultrá em um cmpnente de tmnh excessiv. Deve-se cnsiderr, n entnt, que frequênci de trlh de tl indutr é 60 Hz, de md que é recmendável usr-se pr cnstruçã d mesm um núcle metálic. Prtnt indutr terá dimensões stnte menres d que se fsse usd núcle de ferrite, mteril que seri necessári se frequênci de trlh de fsse lt. Outr pnt ser levd em cnsiderçã é vriçã de crrente que circul pr. Reprtnd-se à Figur 3, vriçã de crrente em, num intervl de chvement, é dd pr: i( pk) sen θ I TF {3} N instnte de tensã máxim d scilçã senidl, tem-se menr "lrgur" de puls d sinl PWM. Neste instnte intervl T F mstrd n Figur 3 equivle : T F (min) Tchv ( M f ) ( 0,6685) 6,6 µ s {33} Pr vlr tid pr e intervl T F clculd em {33}, result prtnt em: ( π ) ( 0 ) sen -6 I (6,6 0 ) 645,9 ma {34} -3 4,355 0 Oserv-se que vlr tid em {34} é pequen, cnsidernd-se ptênci d circuit. Ist pst, núcle d indutr estrá sumetid um pequen vriçã de flux mgnétic, que cnduz um indutr de dimensões reltivmente pequens Crg: A crg, cnsiderd cm um resistr fix, já fi clculd: ( ) ( 50) R l 4,67 Ω {35} P 500 Além diss, pr grntir crcterístic de fnte de tensã n crg e ter-se ix ndulçã n tensã de síd ("ripple"), é necessári presenç de um cpcitr C de lt vlr em prlel cm resistr de crg. O vlr mínim de tl cpcitr pde ser clculd pr: Put C {36} f [( (mx) ) ( (min) ) ] rede N cs, especificu-se que "ripple" dmissível é de ±5% d tensã de síd. Prtnt tem-se: (min) 50-5% 37,5 {37} (mx) % 6,5 {38} Que frnece vlr mínim d cpcitr: 500 C 60 6,5 37,5 C 000 µ F {39} [( ) ( ) ] 5. Simulções: Pr simulçã d circuit prjetd, fi utilizd prgrm PSPICE. A tensã de entrd fi especificd trvés de um fnte senidl de 60 Hz, cm mplitude de 69,7, crrespndente vlr "de pic" d rede elétric de 0. Os MOSFETs S e S frm mdelds cm interruptres cntrld pr tensã. Pr gerçã ds sinis de cmnd de S e S fi empregd um circuit cm fntes de tensã, cnfrme Figur 5. Ach-se em nex um descriçã detlhd d funcinment desse circuit. E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.6

7 Figur 5: Circuit usd pr gerçã ds pulss de cmnd ds interruptres. 5.. Primeir Simulçã: A primeir simulçã, cuj listgem de descriçã d circuit e resultds estã nexs, refere-se prjet presentd n item 4. A defsgem δ de 0 fi tid trvés d intrduçã de um "trs" n cmnd, clculd pr: δ 0 T trs 46,96 µ s {40} f rede O "índice de mdulçã" é tid trvés d juste ds fntes de tensã mstrds n Figur 5, que germ sinl PWM. N cs, tem-se M f 0,6685; fnte de tensã senidl fi especificd prtnt cm mplitude de 0,6685 vlts e fnte de tensã "tringulr" cm mplitude de,0 vlt. Os resultds d simulçã mstrm funcinment d circuit, d md cm fi previst. A tensã n crg scilu entre 4 e 5, cm um ndulçã máxim de 0,943, inferir prtnt "ripple" permitid. Fi usd pr iss um cpcitr C de 500 µf. O Ftr de Ptênci d estági de entrd é tid trvés d nálise hrmônic d crrente slicitd à rede, que frneceu s resultds citds n Tel. Tel : Resultds d Primeir Simulçã. Ângul de fse d fundmentl (Φ ) -4,3 Tx de Distrçã Hrmônic 4,463043% Cm s vlres d Tel clcul-se Ftr de Ptênci cm: FP cs Φ cs - 4,3 0,996 {4} + (TDH) + (0, ) Oserv-se que fi tid um Ftr de Ptênci superir desejd e muit próxim à unidde. 5.. Segund Simulçã: De psse ds resultds nterirmente mstrds, surgiu curisidde de verificr se, cm mesm indutr clculd n item 4, seri pssível umentr ptênci d estági de entrd em estud. Assim, supnd-se um ptênci de 3000 W, fi clculd nv vlr pr resistr de crg: ( ) ( 50) R l 0,83 Ω {4} P 3000 A equçã {4} permite clculr ângul δ: X,647 sen δ 0,684 {43} 0 0,83 Rl 50 δ sen ( 0, 684) 43, 7 δ,584 {44} O resultd tid equivle um "trs" n cmnd de: δ,584 T trs 999,6 µ s {45} f O "índice de mdulçã" tmém deve ser re-clculd: rede E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.7

8 0 M cs cs (,584 f δ ) 0,63 {46} 50 Cm ptênci é dr dquel usd n primeir simulçã, vlr d cpcitr C fi lterd pr 3000 µf. A listgem d rquiv de descriçã d circuit e s resultds tids estã em nex. É visulmente detectável ument d defsment entre tensã e crrente, em relçã que fi tid n cs nterir. A tensã de síd scilu entre 4 e 53, prtnt cm "ripple" inferir ±,5%. N Tel tem-se s resultds tids cm nálise hrmônic d crrente slicidd à rede. Tel : Resultds d Segund Simulçã. Ângul de fse d fundmentl (Φ ) -5,37 Tx de Distrçã Hrmônic,803% De psse ds vlres d Tel, tem-se Ftr de Ptênci trvés de: FP cs Φ cs -5,37 0,964 {47} + (TDH) + (0,0803) Apesr de ter-se um Ftr de Ptênci inferir à especificçã inicil, vlr tid é stnte elevd, levndse em cnt que estági estri pernd cm dr d ptênci inicilmente prpst. 6. Cnclusões: Frm presentds equções fundmentis referentes funcinment de um estági retificdr de lt Ftr de Ptênci, visnd seu us cm estági de entrd pr fntes chveds. Apesr de simplificções efetuds, s equções cnstituem-se em ferrments úteis pr nálise e prjet de estruturs semelhntes. As simulções d estági de entrd de um fnte chved, prjetd cm s equções tids, demstrm que circuit prpst cnstitui-se em um interessnte lterntiv pr se ter Ftr de Ptênci elevd. As equções e simulções mstrm independênci ds resultds em relçã à frequênci de chvement ds interruptres. Ns simulções, mnteve-se tl frequênci ix, devid temp de simulçã, ms dçã de vlres mires lev resultds semelhntes Est é um interessnte crcterístic d circuit prpst. Os resultds ds simulções nã estã em ttl cncrdânci cm que se prevê trvés d equcinment mtemátic. N cs d Ftr de Ptênci, tém-se vlres superires s prevists, que é cnveniente s pnt de vist prátic, ms demstrm que s equções prpsts sã prximds. Referêncis Biligráfics e Biligrfi Adicinl Cnsultd: [] ENJETI, Prsd & MARTINEZ, Rert A high perfrmnce single phse AC t DC rectifier with input pwer fctr crrectin. IEEE APEC'93 (Eight Annul Applied Pwer Electrnics Cnference nd Expsitin) Sn Dieg, Clifrni, Mrch 7-, 993. [] KASSAKIAN, Jhn G.; SCHECHT, Mrtin F.; ERGHESE, Gerge C. Principles f Pwer Electrnics. Addisn-Wesley, Reding, 99. [3] SPIEGE, Murry R. Mnul de fórmuls e tels mtemátics. McGrw-Hill, Sã Pul, 978. [4] KEOWN, Jhn. PSPICE nd circuit nlysis. McMilln, New Yrk, 99. [5] TUINENGA, Pul W. A guide t circuit simultin nd nlysis using PSPICE. Prentice Hll, New Jersey, 988. EMM X:\Dcuments\Eletrnic de Ptenci\PFC cm Bst-PWM.DOC - 04kB - /0/05-5::00h E..M.Mehl - Estági de Entrd empregnd Retificdr em Pnte cm Interruptres Auxilires e Cntrle PWM, pr Crreçã Ativ d Ftr de Ptênci de Fntes Chveds p.8