PROJETO DE UM RETIFICADOR BIDIRECIONAL COM ELEVADO FATOR DE POTÊNCIA COM CONTROLE POR VALORES MÉDIOS INSTANTÂNEOS IMPLEMENTADO NO DSP TMS320F2812

Transcrição

1 Mestrad em Engenharia Elétrica Orientadr: Marcell Mezarba Mestrand: Fabian Luz Cards PROJETO DE UM RETIFICADOR BIDIRECIONAL COM ELEVADO FATOR DE POTÊNCIA COM CONTROLE POR VALORES MÉDIOS INSTANTÂNEOS IMPLEMENTADO NO DSP TMS320F2812

2 O Retificadr Bidirecinal Trifásic Q1 D1 Q3 D3 Q5 D5 V1 L1 V2 L2 C R V3 L3 Q2 D2 Q4 D4 Q6 D6 Circuit versátil devid a reversibilidade d flux de ptência; Tplgia utilizada cm retificadr de crrente, filtr ativ, inversr trifásic, cgeraçã, recicladres de energia...

3 Regiões de Operaçã Cnsiderações Iniciais 0A I1 I2 I V1 V2 V3 Crrentes de entrada em fase cm as tensões; Prtadra cm freqüência muit mair que a freqüência da crrente de entrada; V REF V PORTADORA 0V V PWM Cmp. Fundamental Sinal de cmand das chaves gerad a partir da cmparaçã d sinal de cntrle e a prtadra PWM; V Q1 V Q2

4 Regiões de Operaçã Análise Qualitativa I1 I2 I3 6 regiões de peraçã; cicl de chaveament para a regiã 3; Cada regiã, uma seqüência de chaveament; Vref V12 V34 I1 I2 I3 V56

5 Regiões de Operaçã Análise das Chaves V12 V34 V56 Etapa 1 Etapa 2 Etapa 3 Etapa 4 Etapa 6 Etapa 5 Etapa 1 Cada regiã, uma seqüência de chaveament cm 6 etapas; As chaves que entrarã em cnduçã sã determinadas através: As chaves que entrarã em cnduçã sã determinadas através: Pulss de cmand Sentid da crrente em cada braç.

6 Regiões de Operaçã Circuits Equivalentes Regiã 3 cm I 2 0 Q1 D1 Q3 D3 Q5 D5 Q1 D1 Q3 D3 Q5 D5 Q1 D1 Q3 D3 Q5 D5 V1 V2 V3 L1 L2 L3 > C R V1 V2 V3 L1 L2 L3 > C R V1 V2 V3 L1 L2 L3 > C R Q2 D2 Q4 D4 Q6 D6 Q2 D2 Q4 D4 Q6 D6 Q2 D2 Q4 D4 Q6 D6 Etapa 1 Etapa 2 Etapa 3 Q1 D1 Q3 D3 Q5 D5 Q1 D1 Q3 D3 Q5 D5 Q1 D1 Q3 D3 Q5 D5 V1 L1 V1 L1 V1 L1 V2 V3 L2 L3 > C R V2 V3 L2 L3 > C R V2 V3 L2 L3 > C R Q2 D2 Q4 D4 Q6 D6 Q2 D2 Q4 D4 Q6 D6 Q2 D2 Q4 D4 Q6 D6 Etapa 4 Etapa 5 Etapa 6

7 Regiões de Operaçã Simplificaçã Simetria entre as regiões de peraçã; I1 I2 I3 Pulss de cmand para ωt=90º I1 I2 I3 Vref V12 V34 V56

8 Regiões de Operaçã Análise Quantitativa Análise das chaves em cnduçã Circuit simplificad D4 C + R D6 Q1 D1 Q3 D3 Q5 D5 Q1 D1 Q3 D3 Q5 D5 V V V1 V2 V3 L1 L2 L3 > > C R Q2 Q4 Q6 D2 D4 D6 V1 L1 V2 L2 V3 L3 Q2 Q4 Q6 D2 D4 D6 Etapas 1 e 3 Etapa 2 C R L2 L1 L3 ^ I2 I1 I3 V v (t) 2 v (t) 1 V v (t) 3

9 Dimensinament d Indutr L = 3. η. V 4. I 2 p L [ 2 3. α ] %. fs. P nde: α = V p V Crrente Eficaz: I = L _ ef 2. P 3. V η. p

10 Dimensinament d Capacitr de Saída Capacitância de Saída: C = P. 2 ( 2. V 3. Vp ) P. α.( 2 3α ) 2. fsv. 3. V % u C = 2. fsv. 2 p. V % I Crrente Eficaz: P 0, η. α. α. 2 η. α C _ ef = + Vp 1

11 Prjet d Cnversr Especificaçã de prjet

12 Especificaçã ds Cmpnentes Indutr Capacitr Interruptres Dids Valr Nminal Crrente Eficaz (A) 2,75mH 7,54 25,51µF 4,44-2,45-4,03 Crrente Pic (A) 10,67 6,28 10,66 10,66 Crrente Média (A) Tensã Média (V) Tensã Reversa (V) , ,40-400

13 Prjet ds Cntrladres

14 Prjet ds Cntrladres Malha de Cntrle Analógica V ref Cntrladr + X + de Tensã Sensr de Tensã Amstra de Vi Malha de cntrle de crrente (1 para cada fase) + + I - - Cntrladr Mduladr Iref de Crrente Vref PWM D Sensr de Crrente Planta de Crrente Planta de Tensã V Planta de crrente i d ( s) = V ( ) ( 2 s s L) 3 V I Planta de tensã P ( s) ( s) = 3. V P 2. P. V C. V s. P 2

15 Prjet ds Cntrladres Mdel d mduladr PWM D = T 11 + T M T 12 c ( s) = ( s) VT D 1 V

16 Dads Necessáris a Prjet ds Cntrladres Freqüência de amstragem f a = 20kHz ; Freqüência de chaveament f s = 20kHz; Tensã de saída V = 400V; Tensã de pic de entrada V P = 180V; Ptência de saída P = 2500W; Capacitância de saída C = 1500µF; Ganh d sensr de crrente K i = 0,1; Ganh d sensr de tensã K v = 0,065; Ganh d cnversr A/D crrente K ADc = 2 11 /3,0; Ganh d cnversr A/D tensã K ADv = 2 12 /3,0; Indutância de fase L = 2,75mH; Valr de pic da nda triangular d mduladr PWM cm mínim em zer V T = 3750;

17 Prjet d Cntrladr de Crrente Efeit da digitalizaçã sbre a planta de crrente Giw( w) Gis( w) db Giw( w) Gis( w) w rad/seg w rad/seg

18 Prjet d Cntrladr de Crrente Cntrladr especificad: Tip Prprcinal 80 i ( ) 3,05 H w = Efeit d cntrladr sbre a planta FTMAi ( w) 0 60 Hi ( w ) FTMAieHi ( w) 1 40 db FTMAi ( w) Hi( w) w rad/seg Equaçã de Diferenças: y ( n) = 3,05. x ( n) i w rad/seg i FTMAieHi ( w)

19 Prjet d Cntrladr de Tensã Efeit da digitalizaçã sbre a planta de tensã Gvw( w) Gvs( w) db Gvw( w) Gvs( w) w rad/seg w rad/seg

20 Prjet d Cntrladr de Tensã Cntrladr especificad: Tip Prprcinal-Integral H v ( w) = ( w + ) 7, , 414 Efeit d cntrladr sbre a planta 80 0 w FTMAv ( w) Hv( w) FTMAv.Hv ( w) 0 20 FTMAv ( w) Hv( w) FTMAveHv ( w) w rad/seg w rad/seg Equaçã de Diferenças: y ( n) = 7,7630. x ( n) 7,7590. x ( n 1) + y ( n 1) v v v v

21 Simulaçã Resultads

22 Simulaçã Resultads Dinâmica d cntrladr de tensã Dinâmica d cntrladr de crrente

23 Prtótip Diagrama de Implementaçã Va La Vb Ia Va Lb + V - C R Vc Ib Vb Lc Ic Ia Ib Ic V Va Vb Drivers Cndicinament de Sinais Opt E1 E2 E3 E4 ia(t) ib(t) ic(t) V(t) Ta A/D Variáveis E5 E6 va(t) vb(t) va(n) vb(n) ia(n) ib(n) ic(n) V(n) ia*(n)ib*(n) ic*(n) V_ref(n) A/D PLL Senóides Referência Sincrnism v*(n) DSP Onda 20kHz X ia_ref(n) + - S1 S2 S3 S4 S5 S6 Geradr de Pulss Cmplementares S1(n) S3(n) Geradr PWM ic**(n) ib**(n) Eia(n) P S5(n) ia**(n) V(n) - + EV(n) Cntrle de Tensã PI v*(n) ia*(n) ia (n) Cntrle de Crrente

24 Prtótip Implementaçã Prtótip mntad em bancada: Entrada Fnte Auxiliar Transfrmadres Placa de Cntrle Placa de Atuaçã Placa Cndicinament de Sinais Indutres Módul Ptência Saída

25 Prtótip Resultads Experimentais

26 Prtótip Resultads Experimentais Índices de desempenh em ptência nminal THD Tensã THD Crrente

27 Prtótip Resultads Experimentais Chaveament de 100% para 50% da carga nminal Chaveament de 50% para 100% da carga nminal

28 Prtótip Resultads Experimentais Iníci da reversã d flux de energia Fim da reversã

29 Prtótip Resultads Experimentais Mment da reversã d flux de energia