CONVERSOR ANALÓGICO/DIGITAL DIRETO DE COMPLEXIDADE NÃO-EXPONENCIAL LUÍS C. C. MARQUES, SIDNEI NOCETI FILHO

Transcrição

1

2 CONVERSOR ANALÓGICO/DIGITAL DIRETO DE COMPLEXIDADE NÃO-EXPONENCIAL LUÍS C. C. MARQUES, SIDNEI NOCETI FILHO Lb. de Instrumentção Eletrônic - LINSE, Depto. de Engenhri Elétric, Universidde Federl de Snt Ctrin , Florinópolis-SC-Brsil E-mils: cleber@linse.ufsc.br, sidnei@linse.ufsc.br LUIZ F. J. MAIA Depto. de Informátic e de Esttístic (INE), Universidde Federl de Snt Ctrin Florinópolis-SC-Brsil E-mil: mi@inf.ufsc.br Resumo Neste trblho, é presentd um nov topologi pr relizção do Módulo de Conversão Básico utilizdo no conversor nlógico/digitl proposto por Mi (Mi, 1992). O novo circuito present como vntgens utilizção de um número menor de componentes, respost mis rápid e mior precisão. São presentdos resultdos obtidos por simulção. Abstrct This pper presents new topology for the Bsic Conversion Module used in the nlog-to-digitl converter proposed by Mi (Mi, 1992). The dvntges of the new circuit re to hve fewer components, fster trnsient response nd more ccurcy. The simultion results re presented. Keywords A/D converters; Dt cquisition; Opertionl mplifiers 1 Introdução Com o vnço d tecnologi, tem-se cd vez mis necessidde de sistems de quisição de ddos mis rápidos e mis precisos. Assim, muito se tem pesquisdo pr o desenvolvimento de conversores Anlógico/Digitl (ADC) e Digitl/Anlógico (DAC) com melhor resolução (mior número de bits) e com menor tempo de conversão. Os conversores Anlógico/Digitl correntemente disponíveis podem ser clssificdos em dois grndes grupos segundo seus princípios opercionis: conversores diretos e indiretos. Os conversores indiretos relizm conversão d grndez nlógic em digitl sej por um contgem do tempo em que um grndez nlógic, integrd, lev pr tingir determindo vlor, sej por um processo de proximções sucessivs. Estes conversores têm um custo reltivmente bixo. Entretnto, possuem o inconveniente de necessitr um tempo reltivmente grnde pr relizr conversão, o que limit freqüênci máxim de operção. Os conversores diretos, por su vez, não utilizm o uxílio de outros elementos (como integrdores ou RAS-Registrdor de Aproximções Sucessivs) pr relizr conversão. Assim, relizm conversão em tempos bem menores do que os indiretos. No entnto, os conversores diretos que presentm o menor tempo de conversão (prlelos) exigem um número de componentes que cresce exponencilmente com resolução, número este que é duplicdo cd bit crescentdo à resolução do conversor. Um conversor de oito bits necessit 255 comprdores, um de nove bits necessit 511, um de dez bits requer 1023 e ssim sucessivmente. Isto invibiliz construção de conversores ltmente precisos (com muitos bits de resolução) com este método. Existem ind lgums técnics de conversão diret que buscm redução do número de comprdores, como dos conversores prlelos em múltiplos estágios. No entnto, estes presentm um tempo de conversão ind muito mior do que os tingidos pelos conversores prlelos de estágio simples (Hoeschele, 1994). Outro exemplo são os conversores prlelos pipelined em múltiplos estágios, que tingem velociddes miores do que os nteriores ms presentm um umento de complexidde considervelmente mior (Hoeschele, 1994). Em (Mi, 1992) é presentd um nov filosofi de conversão com crcterístics ds chmds conversões direts. Est técnic possibilit mostrgens em tempos pequenos, sem, no entnto, exigir um número grnde de comprdores ou ind de circuitos muito complexos. Trt-se de um conversor com complexidde liner, ou sej, um umento d resolução implic em um umento liner dos componentes necessários. Pr título de comprção, utilizndo-se um conversor não otimizdo, em termos do número de componentes tivos (o circuito proposto neste trblho reduz ind mis esse número), um conversor de oito bits requer 36 componentes, um de nove bits requer 41, um de dez bits requer 46 e ssim sucessivmente. Este último número contrst significtivmente com os 1023 comprdores necessários o conversor prlelo de 10 bits. O modelo de conversor nlógico/digitl direto, proposto em (Mi, 1992), bsei-se n utilizção de módulos de conversão básicos (MCBs), sendo o nú- 775

3 mero de bits de conversão igul o número de módulos utilizdos mis um. Os módulos são colocdos em csct, originndo um síd express no código de Gry. Isto não cheg ser um limitção, um vez que um circuito combincionl simples pode ser utilizdo pr converter síd em código binário puro ou em qulquer outro código desejdo. O circuito originlmente proposto pr relizção do módulo básico é constituído por 4 mplificdores opercionis. Neste rtigo, será presentd um nov topologi de circuito, pr relizção do módulo, que exibe como vntgens utilizção de um número menor de componentes, um mior precisão e um menor tempo de comodção, função de um menor sensibilidde o slew-rte e/ou produto gnho-bnd do mplificdor opercionl (mp. op.). () 2 Filosofi d conversão 2.1 Módulo de Conversão Básico A Fig. 1 present o digrm em blocos do MCB proposto em (Mi, 1992). O bloco 1 fornece em su síd um sinl X1 = - ( -2X + V) limitdo o intervlo (-V,+V), conforme indicdo n figur. O bloco 2 fornece em su síd um sinl X2 = - ( 2X + V ) tmbém limitdo o intervlo (-V,+V). Figur 1 - Digrm em blocos do MCB Portnto, o somdor present em su síd o sinl Y = X1 + X2 + V Y = 2mod(X) - V conforme presentdo n Fig. 2. Aind, é possível tmbém utilizr o sinl Y, o qul é o inverso do sinl Y, ou sej: Y = - 2mod(X) + V conforme presentdo n Fig. 2b. ou (b) Figur 2- Curvs de trnsferênci do MCB () Síd Y, (b) Síd Y 2.2 Circuito Completo de Conversão Atrvés d ssocição em csct de vários MCBs, obtém-se um conversor completo com síd digitl express no código de Gry. A Fig. 3 mostr o digrm em blocos de um conversor de 4 bits, sendo, neste cso, utilizds s síds Y do módulo de conversão básico. Podem tmbém ser utilizds s síds Y, sendo que, neste cso, os comprdores terão sus entrds invertids, exceção do primeiro comprdor. O bit mis significtivo pode ser obtido prtir do sinl de entrd, por meio de um discrimindor de nível de zero. O bit mis significtivo, portnto, indic polridde d tensão nlógic de entrd, sendo um tensão positiv representd por um nível lto (1) e um tensão negtiv representd por um nível bixo (0). O sinl de entrd, lém de originr diretmente o bit mis significtivo do código de síd, tmbém excit o primeiro MCB. Este produzirá um sinl que, trvés de outro comprdor de nível de zero, gerrá o bit seguinte do código de Gry. Este sinl, processdo por outro MCB, originrá como síd o sinl que será o próximo bit do código de Gry e ssim sucessivmente, té o último bit, conforme Fig. 3. O número de MCBs utilizdo, e conseqüentemente o número de bits do conversor, é limitdo unicmente pel precisão e estbilidde dos componentes. A Tbel 1 present os vlores de síd do conversor d Fig. 3 pr tod fix de tensões de entrd. As Fig. 4, 5 e 6 presentm s curvs de trnsfe- 776

4 rênci dos 3 módulos de conversão, em função do sinl de entrd. Este circuito, lém de possuir muitos componentes, ind tem dois outros inconvenientes. O primeiro está relciondo com o desblncemento que possui rede. Os dois rmos que levm os sinis o somdor de síd possuem trsos diferentes (um dos rmos possui dois mplificdores e o outro pens um). Figur 4 - Curv de trnsferênci do 1 o MCB (bit 2) Figur 3 - Conversor de 4 bits Tbel 1 - Comportmento do Conversor de 4 Bits Intervlo de Entrd Síd Figur 5 - Curv de trnsferênci do 2 o MCB (bit 3) -V -7/8V -3/4V -5/8V -1/2V -3/8V -1/4V -1/8V zero +1/8V +1/4V +3/8V +1/2V +5/8V +3/4V +7/8V -7/8V -3/4V -5/8V -1/2V -3/8V -1/4V -1/8V zero +1/8V +1/4V +3/8V +1/2V +5/8V +3/4V +7/8V +V Figur 6 - Curv de trnsferênci do 3 o MCB (bit 4) Pode-se observr por ests três figurs que, como s síds dos MCBs pssm por comprdores de nível de zero, plvr digitl pr, por exemplo, um entrd igul +V será Isto concord com o que está presentdo n Tbel Módulo de Conversão Proposto n Litertur O módulo de conversão básico proposto em (Mi, 1992) utiliz mplificdores opercionis que operm em um fix de tensão de -V SAT +V SAT, com crcterístics lineres. O mesmo é composto por qutro mplificdores opercionis designdos por 1, 2, 3 e 4 (Fig. 7), que relizm s operções descrits nteriormente (n figur, V REF = V SAT dos opercionis). Figur 7- Módulo de conversão básico proposto em (Mi, 1992) Este desblncemento compromete respost do circuito em lt freqüênci. O segundo inconveniente diz respeito à precisão do circuito, pois operção deste está bsed n utilizção ds tensões de sturção dos opercionis. Ests vrim muito de um dispositivo pr outro, e portnto levm o conversor possuir um precisão reltiv muito ruim. Este problem pode ser prcilmente soluciondo trvés d colocção de diodos Zener em nti-série 777

5 ns síds dos mplificdores 2, 3 e 4. Neste cso, precisão do módulo pss ser dependente d precisão dos Zener, com fix de tensões de entrd limitd ± (Vz + 0,7V) ( tensão de referênci tmbém pss ter o vlor +Vz + 0,7V). Est solução crret em um créscimo considerável de componentes (6 diodos Zener e três resistores limitdores de corrente). 3 Módulo de Conversão Básico Proposto O circuito lterntivo proposto neste trblho é presentdo n Fig. 8. Em relção o MCB inicilmente utilizdo (considerndo-se s lterções necessáris indicds no item nterior, o qul será chmdo de MCB1), este circuito present um redução significtiv de componentes: contém 3 mplificdores opercionis (1 menos), 6 resistores (9 menos) e 4 diodos retificdores (em contrposição os 6 diodos Zener). Como são utilizdos menos mplificdores, os trsos nos circuitos são menores, o que permite relizção de conversões em tempo menor. Aind, o circuito é blncedo, o que é muito importnte n respost do circuito às lts freqüêncis. A precisão do circuito é função d precisão reltiv de 3 rzões de resistores, R2/R1, R5/R4 e R5/R6 - o vlor de R3 não é crítico, pois o mesmo é escolhido pr proporcionr bixo erro com corrente de polrizção de entrd de A2. Isto contrst com necessidde de precisão em 7 rzões de resistores no MCB originl. A1, operndo como inversor de gnho unitário, present síd positiv que será plicd R4, fzendo com que v o = - (2v i + (-V REF )). Dest form, respost do circuito é express por v o = - 2. v i + V REF, ou sej, o comportmento d síd Y mostrd n Fig Comprção do desempenho Pr comprção do comportmento dos dois circuitos form relizds simulções utilizndo-se o progrm SPICE (Sedr e Smith, 1992). Ns simulções, form utilizdos os mcromodelos dos mplificdores opercionis TL071, d Texs Instruments (Texs, 1997). Este modelo é bstnte completo, permitindo inclusive simulção do slew-rte. Os resultdos d nálise trnsitóri (respost o degru), pr os dois MCBs, são presentdos ns Fig. 9 e 10. Figur 9 - Respost do MCB1 presentdo em (Mi, 1992) (v i degru de entrd, v o tensão de síd) Figur 8 - Módulo Básico de Conversão Proposto O funcionmento do circuito é o seguinte: A1 é um mplificdor inversor de gnho unitário, enqunto que A2 é um seguidor de tensão. Estes dois mplificdores estão conectdos em prlelo, sendo que D2 e D4 são responsáveis por permitir que pens tensões positivs ds síds dos mplificdores sejm entregues pr A3. Assim, qundo tensão de entrd é positiv, pequen tensão negtiv d síd de A1 (tensão de brreir de D1) é bloqued por D2, enqunto que síd de A2, operndo como seguidor de tensão (não flui corrente em R3, pois D3 está cortdo) é plicd R4 trvés de D4, sendo tensão de síd v o = - (2v i + (-V REF )). Qundo tensão de entrd é negtiv, A2 present síd negtiv (limitd por D3) bloqued por D4, enqunto que Figur 10 - Respost do MCB proposto (v i degru de entrd, v o tensão de síd) Pode-se notr pels Fig. 9 e 10 que, pr os mesmos mplificdores opercionis, o MCB proposto present desempenho muito superior o MCB1, por presentr um tempo de comodção bem menor. Est vntgem torn-se ind mis significtiv qundo se desej tolerâncis menores (como 778

6 1% do vlor finl). No cso d utilizção de diodos Zener no MCB1, precisão finl dependerá d precisão destes dispositivos (se não forem utilizdos, conforme o circuito originl, precisão do circuito será muito ruim, pois dependerá ds tensões de sturção dos opercionis). No MCB proposto, no entnto, s não ideliddes dos diodos retificdores são desprezíveis, pois os mesmos se encontrm n mlh de relimentção, tendo então su qued de tensão diret dividid pelo gnho DC do opercionl. É importnte frisr que os grndes vlores bsolutos de tempo de comodção obtidos pr os dois circuitos se dão em função d utilizção de mp. ops. com slew-rte (principl limitdor, principlmente no cso do MCB proposto) de pens 13V/µs e compensdo internmente em freqüênci. Com mplificdores de respost mis rápid ( utilizção de mplificdores opercionis de trnscondutânci é um possibilidde ser estudd), ter-se-á um redução no tempo de comodção totl. Aind, no cso de mp. ops. de ltos vlores de slew-rte, o tempo de comodção finl poderá ser reduzido em função d respost pequenos sinis. Isto será possível com corret compensção em freqüênci dos mplificdores utilizdos, pois o tempo de comodção é ltmente dependente d mrgem de fse (Mkris e Toumzou, 1990). Aind, pr umentr respost em ltfreqüênci do MCB proposto, pode-se efetur um pequen lterção no circuito presentdo. Est modificção consiste em desligr o circuito de compensção em freqüênci qundo o mplificdor (A1 ou A2) estiver n fix de trnsição de síd positiv pr negtiv (ou o oposto). Nest região, nenhum dos dois diodos conectdos o mplificdor está conduzindo (e portnto o mplificdor está em mlh bert) (Greme 1973). Com ests modificções, esper-se que sej possível relizção de conversores de 10 bits com tempos de conversão d ordem de pens lgums centens de nnossegundos. Referêncis Bibliográfics Greme, J. G. (1973). Applictions of Opertionl Amplifiers, Burr-Brown/McGrw-Hill Kogkush. Tokyo, Jpn. Hoeschele, D. F. (1994). Anlog-to-Digitl nd Digitl-to-Anlog Conversion Techniques, John Wiley & Sons, Inc. NY, USA. Mi, L. F. J. (1992). Circuito Conversor Anlógico/Digitl, ANAIS do VII Simpósio Brsileiro de Concepção de Circuitos Integrdos, Rio de Jneiro, RJ, pp Mkris, C. A., Toumzou, C. (1990). Opertionl mplifier modelling for high speed smpled dt pplictions, IEEE Proceedings, Vol. 137, Pt. G, No. 5, pp , Oct Sedr, Smith (1992). SPICE for Microelectronic Circuits, Sunders College Publishing, Orlndo, USA. Texs Instruments (1997). FREE updted selection disk - op mp mcromodels [online], Disponível pel Internet vi WWW: <URL: 2/freedisk.htm >. 5 Conclusões Este trblho present um nov topologi pr implementção do Módulo de Conversão Básico pr ser utilizdo no conversor nlógico/digitl proposto em (Mi, 1992). Est nov topologi permite mostrgens em lt-freqüênci sem grnde complexidde dos circuitos. O circuito proposto é superior o existente n litertur, presentndo como vntgens utilizção de um número menor de componentes, um mior precisão e um menor tempo de comodção. Com lgums modificções, tmbém proposts neste trblho, credit-se ser possível relizção de conversores de 10 bits com tempos de conversão de pens lgums centens de nnossegundos. 779