Sintetizador Analógico de Sinais Ortogonais: Projeto e Construção Usando Tecnologia CMOS

Transcrição

1 UNIVERSIDADE ESADUAL PAULISA UNESP FACULDADE DE ENGENHARIA DE ILHA SOLEIRA FEIS PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉRICA Sntetzador Analógco de Snas Ortogonas: Projeto e Construção Usando ecnologa CMOS Dssertação submetda à Faculdade de Engenhara de Ilha Soltera UNESP como parte dos requstos necessáros para obtenção do título de Mestre em Engenhara Elétrca. Autor: Orentador: Vlademr de Jesus Slva Olvera Prof. Dr. Nobuo Ok Ilha Soltera-SP, Março de 004.

2 À mnha mãe Rosa e mnha namorada Kata, que me fortalecem em determnação e bro.

3 3 AGRADECIMENOS À todos os meus amgos e colegas, que são uma comundade próspera, ao qual eu estou nserdo e somo esse trabalho realzado. À todos os professores que ajudaram na mnha formação e em especal ao meu orentador prof. Dr. Nobuo Ok. À todas as pessoas que me ajudaram de alguma forma, desde quando eu chegue em Ilha Soltera, até a conclusão desse trabalho. Agradeço ao CNPq e à FAPESP pela ajuda fnancera concedda.

4 4 RESUMO Nesse trabalho, propõe-se o projeto e mplementação de um sntetzador de snas ortogonas utlzando técncas de crcuto ntegrado e processo CMOS. O crcuto do sntetzador basea-se em um modelo matemátco que utlza multplcadores e ntegradores analógcos, para geração de bases de funções ortogonas, tas como os polnômos de Legendre, as funções de base coseno e seno, a smoothed-cosne bass e os polnômos de Hermte. Funções ortogonas são bastante empregadas em processamento de snas, e a mplementação deste método matemátco é capaz de gerar város tpos de funções em um mesmo crcuto ntegrado. O projeto proposto utlza blocos analógcos funconas para mplementar o sntetzador. Os blocos que compõem o sntetzador foram projetados utlzando crcutos dferencas, processamento em modo de corrente e técncas de low-voltage. Algumas topologas utlzadas estão descrtas na lteratura, sendo que algumas foram adaptadas e mesmo modfcadas, como no caso do multplcador de corrente. Outras tveram que ser propostas. As smulações e os resultados expermentas mostraram que o sntetzador é capaz de gerar funções ortogonas com ampltude e dstorções satsfatóras. O sntetzador pode ser almentado em 3V, tal qual fo projetado, tem faxa de entrada de ±0 µa e apresenta DH dstorção harmônca total) nferor a 4% no qunto e últmo estágo em cascata. Palavras Chaves Sntetzador de snas ortogonas, CMOS, analógco, crcuto ntegrado, multplcador quatro-quadrantes, ntegrador fully-balanced.

5 5 ABSRAC In ths work, a desgn and mplementaton of a syntheszer of orthogonal sgnals usng CMOS technology and desgn technque for ntegrated crcuts s proposed. he syntheszer crcut used analog multplers and ntegrators for produce orthogonal functons such as Legendre polynomals, cosne and sne bass of functons, smoothed-cosne bass and Hermte polynomals. Orthogonal functons can be employed n sgnal processng and the mplementaton proposed can generate several knds of functons n the same ntegrated crcut. In the syntheszer desgn buldng blocks was employed. he syntheszer s blocks were desgn usng dfferental crcuts, low-voltage and current-mode technques. Some topologes from papers were adapted or modfed, as n the case of the current multpler. Other topologes had to be proposed. he smulaton and expermental results have shown that the syntheszer s able to produce orthogonal functons wth satsfactory qualty n dstortons and ampltude. he syntheszer has a 3V supply voltage, a nput current range of ±0 µa and t presents less than 4% of HD otal Harmonc Dstorton) n the last output n cascade. Index erms Syntheszer of orthogonal sgnals, CMOS, analog, ntegrated crcut, four-quadrant multpler, fully-balanced ntegrator.

6 6 SUMÁRIO 1. Introdução Sntetzador de Snas Ortogonas Introdução Prncípo de Funconamento Blocos Báscos do Sntetzador Introdução Projeto do Multplcador de Corrente Prncípo de Funconamento Faxa de Corrente de Entrada do Multplcador Resultados das Smulações Projeto do Integrador Prncípo de Funconamento Confguração Folded Cascode Projeto do Sntetzador de Snas Ortogonas Introdução Projeto dos Blocos Auxlares do Sntetzador Crcuto que Replca Correntes Redução das correntes de Modo Comum Amplfcador de Corrente Descrção do Crcuto Completo do Sntetzador Consderações de Projeto Smulações de Geração de uma Base com o Sntetzador Resultados Expermentas Conclusões Referêncas Bblográfcas Apêndce A Apêndce B

7 7 Lsta de Fguras Fgura.1. Esquema básco para geração de uma função ortogonal Fgura.. Exemplo de construção dos blocos do sntetzador proposto, usando o SIMULINK Fgura.3. Intervalo fnal para o ajuste de a t) no SIMULINK para a base coseno.. 17 Fgura 3.1. Multplcador de corrente quatro-quadrantes proposto em [14]... 0 Fgura 3.. Multplcador de corrente quatro-quadrantes proposto... 0 Fgura 3.3. Espelho de corrente cascode em hgh-swng usado na saída do multplcador... 1 Fgura 3.4 a) Smulação parametrzada do multplcador proposto, sendo almentado em 3V... 4 Fgura 3.4 b). Smulação parametrzada do crcuto do multplcador com o método de cancelamento proposto em [14], com almentação de 3V... 4 Fgura 3.5. Resposta da análse de transente para o multplcador proposto. O crcuto multplca uma senode com freqüênca de 100 khz por uma onda trangular com o período de 60us... 5 Fgura 3.6. opologa de um ntegrador de corrente com entrada e saída dferencas. a) Crcuto do ntegrador. b) Modelo a pequenos snas... 7 Fgura 3.7. Crcuto do ntegrador proposto... 9 Fgura 3.8. Resposta em freqüênca para o crcuto do ntegrador proposto Fgura 4.1. Crcuto smples de uma fonte de corrente controlada por corrente FCCC)... 3 Fgura 4.. Crcuto que espelha uma corrente de entrada em duas réplcas com sentdos dferentes... 3 Fgura 4.3. Crcuto proposto para elmnar as correntes de modo comum de um snal Fgura 4.4. Crcuto que elmna correntes de modo comum dos snas dferencas da saída do multplcador Fgura 4.5. Crcuto proposto para elmnar as correntes de modo comum em pontos onde exjam casamento de mpedânca... 35

8 8 Fgura 4.6. Amplfcador de corrente folded-cascode utlzado como bloco funconal do sntetzador Fgura 4.7. Resultado da análse DC para os crcuto amplfcadores. a) hgh-swng b) grounded-gate...36 e 37 Fgura 4.8. Prmero estágo do sntetzador; O crcuto é responsável pela geração de F 1 t) a partr de ft) e F 0 t) = gt) Fgura 4.9. Segundo estágo do sntetzador; O crcuto é um exemplo dos estágos cascateados do sntetzador Fgura Multplcador de correntes aplcado à saída dos estágos Fgura Amplfcador de corrente dferencal, que está ncorporado ao bloco multplcador Fgura 4.1. Integrador de corrente com entradas e saídas dferencas... 4 Fgura Fltro RC passa-baxa proposto para ajustar a em uma constante Fgura Resposta em freqüênca para o crcuto do fltro RC proposto Fgura Resultado da smulação de transtóro para geração da base coseno Fgura Resultado da smulação de transtóro para geração do polnômo de Legendre Fgura Fotografa fnal do crcuto ntegrado fabrcado Fgura Crcuto utlzado para dstrbur as tensões de polarzação para os demas crcutos do sntetzador Fgura Snas gerados pelo sntetzador a freqüênca de 1kHz. a) Da base coseno. b) Da base polnomal de Legendre Fgura 4.0. Snas gerados pelo sntetzador a freqüênca de 10kHz. a) Da base coseno. b) Da base polnomal de Legendre... 5 Fgura 4.1. Snas gerados pelo sntetzador a freqüênca de 100kHz. a) Da base coseno. b) Da base polnomal de Legendre... 53

9 9 Capítulo 1 Introdução As funções ortogonas apresentam uma grande varedade de aplcações em Engenhara. Geralmente, aplca-se estas funções, utlzando-se a teora de aproxmação de funções, em que uma função pode ser aproxmada por uma composção de funções ortogonas [1]. As funções ortogonas podem ser utlzadas em aproxmações de funções no tempo, ou em aproxmações de funções transferênca. Nesse contexto, encontram-se aplcações em dversas áreas, dentre as quas pode-se ctar: dentfcação de parâmetros [], representação de sstemas dnâmcos [3], redes neuras [4] e modelamento de ruído de substrato [5]. Nesse trabalho é abordado a geração de funções ortogonas para aplcações em processamento de snas. Pode-se ctar exemplos destas aplcações, como em processamento de voz, para representação de voz [6], ou em fltros, como o clássco fltro de Chebyshev Bessel, ou em chromatc dervatve flter banks [7], ou anda em comuncações, na realzação de multportadoras [8]. Constatando que as funções ortogonas são aplcadas com freqüênca em processamento de snas, propõe-se aqu, o projeto e mplementação de um sntetzador de snas ortogonas no domíno do tempo. O sntetzador proposto para geração de snas ortogonas, toma como base o modelo matemátco apresentado por Chesnokov, para mplementação analógca [9]. O esquema utlza blocos analógcos para gerar uma pluraldade de snas mutuamente ortogonas. As vantagens da utlzação de técncas de mcroeletrônca analógcas, quando comparada com a

10 10 técnca dgtal, resde na sua maor velocdade e smplcdade de mplementação dos blocos báscos, o que reduz sensvelmente a área do crcuto ntegrado [10]. Possu, no entanto, problemas quanto à precsão, causada pelas dstorções e efetos de ruído. Apesar das dfculdades no projeto, as técncas analógcas foram escolhdas para esse processamento. Uma motvação é que não fo encontrado crcuto ntegrado analógco com as mesmas característcas do crcuto aqu proposto. Em resumo, o objetvo desse trabalho é o projeto e mplementação de um sntetzador de snas ortogonas usando técncas analógcas de crcuto ntegrado para tecnologa CMOS de fabrcação. O sntetzador proposto é um crcuto composto de blocos analógcos elementares, que geram váras saídas analógcas ortogonas. A prncpal vantagem desse crcuto é de gerar város tpos de bases de funções ortogonas, apenas mudando-se os snas de entrada do crcuto. Embora a quantdade de bases ortogonas que o crcuto pode gerar seja desconhecda, é mportante o fato deste ser capaz de gerar bases usuas, tas como os polnômos de Legendre, as funções de base coseno e seno, o smoothed-cosne bass e os polnômos de Hermte [9]. O processamento analógco em crcutos ntegrados é quase sempre um desafo, mas é mportante, devdo às suas vantagens de maor velocdade e área reduzda. O crcuto proposto tem a possbldade de se tornar um bloco prátco, realzando a geração de bases ortogonas para aplcações em processamento de snas. Acompanhando a tendênca de projetos correntes, algumas característcas foram requerdas para o projeto do sntetzador. Os blocos que compõem o crcuto do sntetzador são projetados com topologas que possbltam sua fabrcação em processo CMOS dgtal, que possu baxo custo. Estes blocos são dferencas, prvlegando a faxa de entrada e o ganho CC dos crcutos. Fnalmente, técncas de low-voltage e de modo de corrente são empregadas, de modo que o sntetzador pode ser almentado em 3V. O sntetzador proposto é estruturado em blocos analógcos funconas que mplementam seu modelo matemátco. Para projetar o sntetzador, são analsados

11 11 ncalmente quas blocos serão necessáros esses blocos são projetados a medda que o sntetzador é smulado) e, blocos adconas são nserdos a medda que é verfcada sua necessdade. Nesse contexto, a descrção do trabalho segue a segunte ordem. No capítulo apresenta-se o esquema em blocos no qual o sntetzador se basea. Nesse capítulo são fetas defnções que demonstram o prncípo de funconamento do sntetzador. No capítulo 3 trata-se do projeto dos prncpas blocos que compõem o sntetzador. As prncpas característcas do crcuto do sntetzador são apresentadas nesse capítulo. No capítulo 4 são apresentados os blocos restantes, e o funconamento do sntetzador é explcado. Ao fm deste capítulo são lustrados os resultados de smulações de geração de bases ortogonas e apresentados os resultados expermentas do crcuto ntegrado fabrcado. As conclusões sobre o trabalho são dadas no capítulo 5.

12 1 Capítulo Sntetzador de Snas Ortogonas.1. Introdução Neste capítulo, são apresentados os fundamentos matemátcos do prncípo de funconamento do sntetzador. O sntetzador proposto utlza um procedmento recorrente, que demonstra ortogonaldade em suas saídas. Pode-se defnr o conceto de ortogonaldade [1], consderando que duas funções ft) e gt) contínuas em um ntervalo a t b são ortogonas nesse ntervalo, se: b a f t) g t) dt = 0.1).. Prncípo de Funconamento Consderando-se a relação recorrente a segur [9]: F 0 t) = gt) F 1 t) = ft)gt) F t) = ft)f 1 t)+a F 0 t)... F t) = ft)f -1 t)+a F - t), para =,..., I,.)

13 13 sendo I o número de funções ortogonas geradas, desde que gt) e ft), funções peródcas com período, sejam par e ímpar, respectvamente, então, F 1 t) é uma função ímpar e, portanto, ortogonal à F 0 t). O sntetzador proposto, é baseado no esquema representado por blocos analógcos lustrado na Fg..1, dado pela equação.). Consderando-se que a seja um fator constante em.), pode-se demonstrar que F t) é ortogonal à F -1 t) e F - t) [9]. Pode-se defnr o coefcente a, através do fato que a ntegração defnda em lmtes smétrcos do produto de duas funções ortogonas peródcas é zero. Portanto, consderando-se: n + / n / n + / n / F t) F t) dt = 0 f t) F t) a F t) ) F t) dt = a n + / f t) F t) F 1 n / = n + / F n / t) dt t) dt,.3) Fg..1. Esquema básco para geração de uma função ortogonal.

14 14 sendo n o número de períodos e o período dos snas. Pode-se demonstrar que o sntetzador proposto realza a equação.3) através da realmentação negatva de a sobre a saída. Para tanto, defne-se = t d F F t a 0 ) ) ) τ τ τ β ver Fg..1) ) τ τ τ τ τ β d F F a F f t ) ) ) ) =.4) sendo β > 0 o fator da velocdade de convergênca do sntetzador. Se β é pequeno o bastante o crcuto ajustará a saída para que em regme permanente t n ) 0 ) ) ) / / = + n n d F F t a τ τ τ β, sendo t a ) a varação de a t) no período. A função a t) tende para um valor constante, pos sua varação tende a zero. Para determnar a magntude aproxmada de a t) em regme permanente, consdera-se a equação de t a ) antes desse estado. Notar-se-á que o resultado somente pode ser consderado após F -1 t) e F - t) establzarem. Se β é pequeno o bastante, a t) não se altera expressvamente durante um período das funções ft) e gt), pode-se então deduzr a expressão de dt t da ), como segue: + + / / / / 1 ) ) ) ) ) ) n n n n d F t a d F F f t a τ τ β τ τ τ τ β + + / / / / 1 ) ) ) ) ) ) ) n n n n d F t a d F F f t a dt t da τ τ β τ τ τ τ β, ) ) 1 K t a K dt t da β β sendo que: + + = = / / 1 / / 1 1 ) ) ) 1 ) ) ) 1 n n n n dt t F t F t f d F F f K τ τ τ τ e, ) 1 ) 1 / / / / + + = = n n n n dt t F d F K τ τ após F -1 t) e F - t) establzarem.

15 15 Resolvendo-se a equação dferencal, resulta em: βk t K t 1 e ) + a 0) e K ).5) 1 β a t K sendo a 0) o valor ncal de a t). Como β e K são constantes postvas, o coefcente a t) convergrá em regme permanente para: a t K1 =..6) K gual ao defndo em.3). Cada coefcente rá convergr com velocdade proporconal à K, assm que o subseqüente converge lembrando que o valor médo em regme permanente pode ser aproxmadamente calculado logo após as saídas convergrem. Pode-se defnr a magntude do tempo de acomodação para a, consderandose t s = t, para a t) = K 0.95 K 1, como segue: βk ts K ts e ) 1 a 0 ) + e K 0,95 K = K K 0,05 e K 1 1 β K K a 0) + K 1 = βk t s 1 0,05K 1 β K = ln ts.7) K1 + Ka 0) Se a 0) = 0, a expressão pode ser aproxmada para: 3 t s..8) βk Embora a equação.5) seja aproxmada, e não srva para descrever o comportamento de a t) para >, quando é consderado um a 0) após F -1 t) e F - t)

16 16 establzarem, supõe-se que a equação.6) tenha valdade, pos a ndepende de a 0). Pode-se comprovar as característcas do sntetzador, utlzando-se smuladores que modelam condções deas, como o Smulnk. Um esquema, que exemplfca a topologa de sntetzador proposta, fo realzado no Smulnk, como lustrado na Fg.[.. O crcuto está confgurado para gerar cnco snas ortogonas: uma função par gt)), o produto das duas funções base ft)gt)) e as outras três, geradas através do método representado na Fg..1. Para esse teste, fo utlzado funções já testadas na referênca [9], quas são: gt) = 1 e ft) = senωt). Adotou-se o fator de convergênca β=0,5. Nesse esquema F 0 t) = 1 e F 1 t) = senωt). Fg... Exemplo de construção dos blocos do sntetzador proposto, usando o SIMULINK.

17 17 Na Fg..3 é representado o ntervalo fnal para o ajuste do coefcente a. Os resultados das smulações mostram que a = -0,475 para t=6s e que a converge para 0,5. Comprova-se portanto ver Fg..3), que o tempo de convergênca, encontrado por cálculo manual usando.8), até =, verfca os mesmos valores que os smulados e, por consegunte,.5) também revela a mesma dependênca. ambém se verfca, que.6) representa teorcamente os valores de a. Fg..3. Intervalo fnal para o ajuste de a t) no SIMULINK para a base coseno.

18 18 Capítulo 3 Blocos Báscos do Sntetzador 3.1. Introdução O projeto do sntetzador é organzado em blocos báscos, que são os prncpas elementos do sntetzador, e blocos auxlares. A necessdade de blocos auxlares será verfcada no capítulo segunte, contudo, exstem objetvos comuns ao projeto de todos os blocos do sntetzador, os quas caracterzam o projeto, ou o modo de nterlgação dos blocos. Os crcutos projetados na forma dferencal apresentam, relatvamente, váras vantagens, sobretudo o aumento da faxa dnâmca e um melhor ganho CC [11]. Os prncpas elementos do sntetzador, os multplcadores e os ntegradores, são mas aproprados para serem dferencas, sendo que o ntegrador utlzado apresenta maor ganho, maor faxa de entrada e redução de efetos de ordem superor [1]. Além dsso, verfca-se, através de smulações, que o multplcador proposto apresenta menos dstorções em low-voltage. Por sso, todos os blocos do sntetzador são projetados com entradas e saídas dferencas. No projeto do sntetzador optou-se em utlzar o processamento em modo de corrente, pos o processamento de snal com espelhos de corrente, melhora o emprego de low-voltage [13]. ambém verfcou-se que o crcuto dspensou o bloco somador, pos a soma de correntes é medata e os multplcadores, que geralmente

19 19 utlzam crcutos de transcondutânca, elmnam um conversor corrente-tensão na saída. Os crcutos são polarzados através de espelhos de corrente em hgh-swng ver apêndce A). As fontes de corrente de polarzação dos crcutos geralmente são de 50 µa, portanto, os crcutos podem obter uma faxa de varação de ±0 µa, restando, no mínmo, 30_µA para a operação dos transstores. Neste capítulo é abordado o prncípo de funconamento e as técncas empregadas no projeto de cada um dos blocos báscos. 3.. Projeto do Multplcador de Corrente O bloco de crcuto multplcador é baseado no multplcador de correntes de quatro-quadrantes, cuja corrente de saída não depende dos parâmetros do processo de fabrcação [14]. A Fg. 3.1 mostra o crcuto proposto em 000. Esta topologa, no entanto, projetada orgnalmente para trabalhar almentada em 5V, não opera adequadamente em 3V, por sso, uma nova topologa de multplcador é proposta aqu com o ntuto de suprr essa defcênca, o qual é descrto no decorrer dessa seção. Uma explanação sobre o prncípo e métodos de multplcação é apresentada no apêndce B Prncípo de Funconamento Observa-se, na Fg. 3., que há uma melhor dstrbução das entradas I x e I y nos drenos dos transstores de entrada M 3, M 5, M 7 e M 9 ) do multplcador proposto, em relação ao crcuto proposto por anno et al. [14] Fg. 3.1). Este método de cancelamento das correntes de entrada [15], teorcamente comprovou ser mas efcaz

20 0 Fg Multplcador de corrente quatro-quadrantes proposto em [14]. Fg. 3.. Multplcador de corrente quatro-quadrantes proposto. em aplcações utlzando low-voltage ver apêndce B). Pode-se deduzr a equação da corrente de saída do crcuto, para este método de cancelamento, através da equação da corrente de dreno dos transstores superores M 4, M 6, M 8 e M 10 ), dada por I dd mi 4I ) B = [14]. Sendo I B a corrente de polarzação do crcuto e m uma 16I m B constante que representa a relação de atenuação do espelho consttuído por M e os outros transstores superores, tem-se:

21 1 I I I I [ m I I ) 4I ] x y B a = 3.1) 16mI B [ m I + I ) 4I ] x y B b = 3.) 16mI B [ m I + I ) 4I ] x y B c = 3.3) 16mI B [ m I I ) 4I ] x y B d = 3.4) 16mI B A corrente de saída é obtda por I out = I α - I β : I α = I a + I b I β = I c + I d Substtundo-se 3.1) a 3.4) nas equações acma, obtém-se: I out m I I I x y = 3.5) B A saída do crcuto necessta ser composta por espelhos de corrente, para aumentar a mpedânca de saída do crcuto. O crcuto mostrado na Fg. 3.3, utlza a técnca de hgh-swng ver apêndce A) para espelhar as correntes de saída [16]. Fg Espelho de corrente cascode em hgh-swng usado na saída do multplcador.

22 3... Faxa de Corrente de Entrada do Multplcador Para que o crcuto Fg. 3.) sga o projeto, é necessáro que todos os transstores operem na regão de saturação, portanto, os transstores devem satsfazer a equação V ds > V gs V. Os transstores com o dreno lgado a porta têm obrgatoramente essa condção. Os transstores superores têm a operação dependente da corrente de polarzação I B, a qual supõe-se que está bem projetada, bastando que V gs > V. Pode-se deduzr equações para a faxa de operação do crcuto, utlzando a equação para o transstor na saturação, para encontrar a expressão da corrente de entrada I ), como segue: mi 4I ) 16mI B B = K V V ) gs V gs V > 0 KV gs V ) > 0 mi 4I ) 16mI B B > 0 mi 4I B > 0 ou mi 4I B < 0 Para I B >0 e de modo que V V seja lmtado: GS I 4I B < 3.6) m Para o por caso I x 4I B + I y < 3.7) m I x < Sendo: 4I B m e I y < 4I B. 3.8) m V a tensão de lmar V gs a tensão porta-fonte V ds a tensão dreno-fonte 1 K = µ 0C ox W L

23 Resultados das Smulações do Multplcador Proposto Os crcutos smulados utlzando a ferramenta OrCAD versão 9.11 foram projetados com I B = 80 µa, m = 8 e almentação de 3V. O projeto das dmensões dos transstores abela 1), leva em conta: a faxa de corrente de entrada, o ganho do multplcador e a operação dos transstores na regão de saturação. Verfca-se, nas análses de ponto de polarzação, que o multplcador precsa de uma tensão em torno de V, do dreno dos transstores superores ao terra, para que os transstores não entrem na regão lnear. Resta, portanto, 1V para os espelhos de corrente do crcuto de saída operarem. Os espelhos de saída cascode em hghswng Fg. 3.3) obtveram uma performance satsfatóra com esta tensão, o que não sera possível sem uma técnca de low-voltage aproprada. As Fg. 3.4 a) e Fg. 3.4 b) mostram o resultado da análse CC, parametrzada para as topologas de multplcador, almentadas com 3V e utlzando o mesmo crcuto de subtração de saída Fg. 3.3). Comprova-se, através da análse de lneardade Fg. 3.4), que o crcuto com o método de cancelamento modfcado, embora apresente a mesma lneardade, proporcona melhor smetra, quando os crcutos são almentados em 3V. Os parâmetros da análse são apresentados na abela. O crcuto proposto apresentou resultados satsfatóros nas smulações de: ponto de polarzação, dstorção harmônca total DH) e lneardade ver abela 3), sendo, por sso, escolhdo para ser empregado como bloco funconal do sntetzador. ABELA 1 ransstor W/L µm/µm) M 1 e M 00/4 M 3 M 10 5/4 M 11 M 18 00/4 M 19 50/4

24 4 Fg. 3.4 a). Smulação parametrzada do multplcador proposto, sendo almentado em 3V. Fg. 3.4 b). Smulação parametrzada do crcuto do multplcador com o método de cancelamento proposto em [14], com almentação de 3V. A Fg. 3.5 mostra um exemplo de multplcação de dos snas, onde verfca-se a smetra nas ampltudes do snal de saída.

25 5 ABELA Valor ncal Valor fnal Incremento Ix -0 µa 0 µa µa Iy -0 µa 0 µa 10 µa ABELA 3 Almentação de tensão + 3 V Potênca dsspada 0,43 mw Faxa de corrente de entrada ±0 µa DH para I x 0 µa pp, 100 khz) e I y = 10 µa 1,83 % 0uA 10uA 0A -10uA -0uA 0.0us 30.0us 40.0us 50.0us 60.0us 70.0us IIo ) IIx) m e Fg Resposta da análse de transente para o multplcador proposto. O crcuto multplca uma senode com freqüênca de 100 khz por uma onda trangular com o período de 60us.

26 Projeto do Integrador O crcuto do ntegrador é uma confguração cruzada de amplfcadores de corrente, que realza a função de um ntegrador de corrente com entrada e saída dferencal, recebendo, por sso, o nome de ntegrador totalmente dferencal fullybalanced) [17]. O ntegrador tem como vantagens: ser totalmente dferencal, operar em modo de corrente e a possbldade de trabalhar em low-voltage Prncípo de Funconamento A Fg. 3.6 a) apresenta uma confguração de ntegrador fully-balanced, que é o crcuto básco sufcente para realzar esse ntegrador. Esta topologa do ntegrador permte um ajuste de ganho, por apresentar fontes de correntes ndexadas à fonte de corrente I B de saída, através das constantes A p e A n. Pode-se deduzr as equações da sensbldade do crcuto, determnando o modelo a pequenos snas do crcuto. Para tanto, despreza-se: a condutânca de dreno-fonte, a capactânca de porta-dreno e demas efetos parastas ver Fg. 3.6 b)). Pode-se relaconar as correntes de entrada e saída do crcuto para obter as sensbldades, através de análse nodal, como se demonstrará a segur: Observando que: V 1 g mo A P = I 1 A A P N I o+ = I o- = I = V g mo e A N I 1 = V 1 g mo A N sendo g mo a transcondutânca a pequenos snas de M o.

27 7 a) b) Fg opologa de um ntegrador de corrente com entrada e saída dferencas. a) Crcuto do ntegrador. b) Modelo a pequenos snas. Pode-se então somar as correntes que entram nos nós das tensões V 1 e V no domíno da freqüênca, respectvamente, obtendo: A P I + I I + = scv1 I1 AN A P I1 + I I = scv I AN A sci P 1 I + I I + = I1 AN AN gmo A sci P I1 + I I = I AN AN gmo Como I 1 = A N I o- e I = A N I o+ I sc + A = PIo+ Io + A gmo I + N

28 8 I I + A = PIo Io+ sc g mo + A N Então, calculam-se as sensbldades dferencal A dd ) e em modo comum A MC ), respectvamente: e A A dd MC I = I o+ + I = I I I o I = sc + g mo A N A P ) g mo o+ o mo = 3.9) + + I + I I sc + g A N + A P ) g mo O crcuto pode realzar teorcamente a função de um ntegrador deal, quando g faz-se A N = A P, resultando na equação A = mo dd. Nesse caso a freqüênca angular de sc ganho untáro é ω = g mo u C, e ωu Add = e as equações de ganho podem ser s apresentadas da forma segunte: e A A = u 3.10a) dd s + ω A N A P ) ω u u MC = 3.10b) s + ω A N + A P ) ω u Confguração Folded Cascode A confguração de ntegrador escolhda, lustrada na Fg. 3.7, tem sdo apontada como mas efcente em aplcações de low-voltage [1] [17]. rata-se de uma confguração do ntegrador fully-balanced, consttuída de amplfcadores de corrente folded cascode. Uma explcação mas detalhada sobre o amplfcador folded cascode será apresentada no capítulo segunte.

29 9 Fg Crcuto do ntegrador proposto. O parâmetro g mo é dretamente proporconal às dmensões dos transstores do ntegrador, para uma dada corrente de polarzação I b. O projeto das dmensões dos transstores consdera a freqüênca de ganho untáro desejada e a operação dos transstores na regão de saturação. Lembrando que ω = g mo u, pode-se então C escolher W, L e I b, vsando a operação do crcuto, e ajustar ω u pela escolha de C. As tensões de polarzação V B e V C, são geradas usando a técnca de polarzação em hgh-swng. A abela 4 sumarza os parâmetros do projeto. Smulações de ponto de polarzação mostram que os transstores estão operando na regão de saturação e a dsspação total do crcuto é de 1,86 mw. Observando-se a Fg. 3.8, verfca-se que o ntegrador funcona melhor em torno da freqüênca de ganho untáro, que é onde o seu gráfco comporta-se como a curva de Bode de um ntegrador deal. O valor alto para o capactor do ntegrador, nvablza a ntegração do mesmo, mplcando na necessdade de capactores externos ao ntegrado.

30 30 Fg Resposta em freqüênca para o crcuto do ntegrador proposto. Sera nteressante que o ntegrador pudesse ter um capactor com um tamanho aproprado para ser ntegrado na ordem de pf), mas para esse tpo de ntegrador, para obter o funconamento em torno da freqüênca de 1KHz, como se deseja, precsa-se de capactores na ordem de nf. O fato do ntegrador trabalhar em torno de 1KHz, faz com que ele apresente atenuação em sua sensbldade, devdo a relação 3.a). ABELA 4 Parâmetro Valor W/L de M b 10/8 µm/µm W/L de M c 60/4 µm/µm W/L de M o 10/4 µm/µm C 15 nf I B 50 µa

31 31 Capítulo 4 Projeto do Sntetzador de Snas Ortogonas 4.1. Introdução Neste capítulo é explcada a necessdade de blocos auxlares para o sntetzador e apresentado os seus projetos. O crcuto completo do sntetzador é detalhado e são dscutdas as consderações de projeto. 4.. Projeto dos Blocos Auxlares do Sntetzador Crcuto que Replca Correntes Em dversos pontos do crcuto do sntetzador há a necessdade que snas de correntes se replquem para múltplas entradas subseqüentes, por exemplo, na entrada do multplcador. De uma forma geral, o fato de o crcuto ser em modo de corrente, faz com que as correntes tenham que ser replcadas. Os crcutos utlzados para replcar correntes são compostos de fontes de corrente controladas por corrente FCCC) utlzando espelhos em hgh-swng [18]. A Fg. 4.1 lustra um crcuto smplfcado de FCCC, sendo que o = A e A é uma constante.

32 3 Fg Crcuto smples de uma fonte de corrente controlada por corrente FCCC). Fg. 4.. Crcuto que espelha uma corrente de entrada em duas réplcas com sentdos dferentes. A Fg. 4. mostra um crcuto que replca a corrente de entrada I_I, em duas correntes com sentdos dferentes. Os espelhos em hgh-swng mostraram-se efcazes em aplcações com ganho untáro. Mas adante, estes serão comparados com outras topologas.

33 Redução das correntes de Modo Comum A propagação das correntes de modo comum do crcuto torna-se ndesejável, se a corrente alcançar uma magntude alta. Quando uma corrente de modo comum, na entrada do multplcador, for superor a 0µA, os transstores podem sar da regão de saturação. Uma solução, é reduzr as correntes de modo comum nas saídas de blocos crítcos do sntetzador, de forma a mpedr que haja um aumento contínuo das correntes de modo comum. Com o ntuto de obter um crcuto que reduza correntes de modo comum, propõe-se uma topologa que subtraa as correntes dferencas, anulando assm a corrente de modo comum. O crcuto é nsprado na FCCC com entrada e saída dferencal e ganho untáro, que fo projetada com transstores bpolares [19]. Na Fg.4.3, o+ é o resultado da subtração de + por - va CM 3 e CM 4, e o- da subtração de - por + va CM e CM 1. O resultado dferencal é o+ o- = + - ). Alguns destes crcutos foram confgurados de forma dferente, conforme o tpo de aplcação. O crcuto da Fg. 4.4 é utlzado na saída do multplcador, ele espelha a corrente dferencal de saída do multplcador e subtra com o método explcado. O crcuto da Fg. 4.5 é destnado a reduzr as correntes de modo comum, em pontos do crcuto que exgem esse tpo de casamento de mpedânca. Fg Crcuto proposto para elmnar as correntes de modo comum de um snal.

34 34 Fg Crcuto que elmna correntes de modo comum dos snas dferencas da saída do multplcador Amplfcador de Corrente Realzada uma complação de trabalhos a respeto de amplfcadores de corrente, três confgurações são classcamente apontadas como empregáves em crcutos em modo de corrente: hgh-swng, grounded-gate e regulated-gate. Fo verfcado que a utlzação da confguração regulated-gate sera nconvenente, pos ocupa uma maor área em relação às outras. Uma confguração que utlza grounded-gate, desgnada aqu como folded-cascode, fo escolhda como bloco

35 35 Fg Crcuto proposto para elmnar as correntes de modo comum em pontos onde exjam casamento de mpedânca. Fg Amplfcador de corrente folded-cascode utlzado como bloco funconal do sntetzador.

36 36 amplfcador de corrente do crcuto do sntetzador, lustrado na Fg.4.6. A Fg. 4.7 mostra a análse CC de crcutos amplfcadores em hgh-swng Fg. 4.7a)) e folded-cascode Fg. 4.7b)) almentados em 3V. Fo verfcado que o crcuto em hgh-swng apresenta rendmento nferor ao requstado na razão da corrente de entrada pela corrente de polarzação /I. O crcuto folded-cascode apresenta vantagens anuncadas em relação ao hgh-swng [1]. O crcuto de realmentação va M 6 Fg. 4.6) garante uma melhor flexbldade no ajuste da mpedânca de entrada, que possblta o uso de crcutos smples, com úncos transstores na polarzação M 3 e M 5 ). Esse fato é nteressante em aplcações de low-voltage, e fo mprescndível no projeto. a)

37 37 b) Fg Resultado da análse DC para os crcuto amplfcadores. a) hgh-swng b) grounded-gate Descrção do Crcuto Completo do Sntetzador O crcuto do sntetzador proposto é consttuído de blocos analógcos que realzam as funções do esquema já explcado ver capítulo ), descrto a segur: F 0 t) = gt) F 1 t) = ft)gt) F t) = ft)f 1 t)+a F 0 t)... F t) = ft)f -1 t)+a F - t), para =,..., I 4.1)

38 38 O prmero estágo, conforme lustrado na Fg. 4.8, realza a função F 1 t) = ft)gt). O símbolo CR representa um bloco que replca correntes e o M 1 um multplcador de correntes. A Fg. 4.9 mostra o dagrama de blocos do segundo estágo do sntetzador. O segundo e os demas estágos, são dêntcos, porque segundo o método empregado, devem realzar a função 4.1) para geração de snas ortogonas. No caso específco do segundo estágo, sua função descreve F t) = ft)f 1 t)+a F 0 t). O bloco CS1, na Fg. 4.9, representa o crcuto da Fg O sntetzador consste de um arranjo em cascata de I estágos, como o da Fg. 4.9, gerando assm, um número I de snas mutuamente ortogonas. A lgação dos estágos em cascata é realzada por crcutos CR, como lustrado na Fg. 4.9 por CR 6. Fg Prmero estágo do sntetzador; O crcuto é responsável pela geração de F 1 t) a partr de ft) e F 0 t) = gt) Consderações de Projeto A corrente de saída deve ser ajustada em uma magntude sufcente, de forma a permtr as medções expermentas no crcuto ntegrado. Deve-se também defnr uma corrente mínma para que os estágos em cascata processem o snal adequadamente. Consderando que a faxa de entrada é de 0 µa, pode-se estpular

39 39 Fg Segundo estágo do sntetzador; O crcuto é um exemplo dos estágos cascateados do sntetzador. Fg Multplcador de correntes aplcado à saída dos estágos.

40 40 que as smulações sejam realzadas com as ampltudes das entradas gt) e ft) entre 10 e 15 µa. Para ajustar a corrente de saída em ampltudes desejadas, são empregados amplfcadores de corrente nos multplcadores de saída dos estágos. Em todos os estágos do sntetzador, M 1 tem um amplfcador em sua saída. A Fg lustra os multplcadores com esta característca. O bloco CS representa o crcuto da Fg O bloco multplcador processa a corrente de saída, elmnando as correntes de modo comum, e amplfca o snal de saída por um fator de 1,5. Os transstores PMOS do crcuto amplfcador da Fg. 4.11, utlzados como fontes de corrente, foram projetados com L=8µm para reduzr o efeto de modulação de comprmento de canal. Dessa forma, o crcuto não produz correntes de modo comum sgnfcatvas. Para testar o desempenho do sntetzador proposto, através de smulação do crcuto, escolheu-se a geração das funções de base trgonométrcas, como as funções de base coseno. Esse requsto permte a análse de dstorção harmônca e uma análse vsual de snas com característcas smples de se dentfcar. omando como exemplo a Fg. 4.9, segue uma análse do funconamento do crcuto. A saída dos estágos é realmentada pelo produto da saída F - por a. Segundo o método empregado, se a for constante, a saída será ortogonal às anterores, sendo a gerado através da defnção dada em.3). Amplfcadores e atenuadores dspostos no crcuto defnem o fator de velocdade de convergênca. Os blocos multplcadores M e M 3 não possuem amplfcadores em suas saídas como ocorre em M 1 e logo antes do ntegrador fo nserdo um bloco atenuador com fator. Esses ajustes são mprescndíves para o bom funconamento do sntetzador, como ver-se-á mas adante. O ntegrador Fg. 4.1) recebe o produto F F - e o ntegra enquanto houver componente CC no snal. O resultado de a multplcado por F - é usado para corrgr a saída a ser gerada. Quando a saída convergr para o resultado desejado,

41 41 Fg Amplfcador de corrente dferencal, que está ncorporado ao bloco multplcador. Isto é, um snal ortogonal aos anterores, a deverá ser constante. Porém, ao fnal do processo de ajuste, a saída do ntegrador apresenta: uma corrente constante somada a um pequeno snal, correspondente à ntegral no tempo da componente CA da saída de M 3. Em outras palavras, quando não houver mas componente CC para ntegrar, a saída do ntegrador não varará mas, todava apresentará a ntegral da componente CA do snal.

42 4 Fg Integrador de corrente com entradas e saídas dferencas. Para resolver esse problema, propõe-se uma topologa de fltro RC passabaxa a ser nserdo na saída do ntegrador, de forma que o snal ndesejável seja fltrado. Devdo à freqüênca de trabalho do crcuto ser em torno de 1kHz, o fltro requerdo para fltrar essa freqüênca tem uma grande área ocupada pela capactânca correspondente. O fltro RC proposto utlza o transstor MOS na regão lnear, como resstor, e a capactânca de porta do transstor, como capactor. O fltro, mostrado na Fg. 4.13, consste em um crcuto que espelha o snal de entrada, desempenhando um conversor tensão-corrente. O crcuto RC fltra o snal de tensão da porta do transstor m_3 e converte em corrente de saída.

43 43 Fg Fltro RC passa-baxa proposto para ajustar a em uma constante. Para que o resstor m_10 permaneça na regão lnear, é necessáro que: V ds < V gs V V gs > V ds + V. Entretanto, quanto menor for V gs maor será a resstênca do transstor.

44 44 Se a tensão na porta de m_4 for sufcente para fazer com que V gs seja nferor ao seu mínmo, o canal pode dexar o estado nduzdo. Com o ntuto de varar o mínmo possível V gs, esforços foram realzados para projetar um bloco que realmenta a corrente de saída, para fornecer tensão ao transstor m_10. Com esse controle, a tensão V gs de m_10 pode manter sua resstênca próxma do máxmo. O crcuto é confgurado como um amplfcador de corrente, de forma que a corrente de saída seja controlada por uma pequena tensão de porta. Para equlbrar esse efeto, o snal é atenuado antes de entrar no crcuto da Fg Smulações realzadas para testar o fltro no sntetzador mostraram que a freqüênca de corte do fltro não pode ser mas baxa do que fo projetado, conforme ndca a Fg Devdo à baxa performance do fltro, esse causa atenuação no níco do período onde a é ajustado. Verfca-se que, quando a freqüênca de corte é nferor ao projetado, o processo de ajuste de a pode se tornar nstável. Fg Resposta em freqüênca para o crcuto do fltro RC proposto.

45 Smulações de Geração de uma Base com o Sntetzador O sntetzador mostrou-se capaz de gerar funções ortogonas como as bases coseno, seno e o polnômo de Legendre. As smulações, que utlzaram a ferramenta da Mentor Graphcs, mostraram que as bases geradas tveram DH e correntes de saída satsfatóras. Os resultados são descrtos a segur. A Fg apresenta a resposta da análse transtóra do sntetzador para as entradas gt) = 10µA e ft) = 15senωt) µa), sendo ω = π 1000 rad/s. A Fg lustra a geração de uma base polnomal, à partr das entradas gt) = 10µA e ft) uma função trangular, com ampltude de 15µA e freqüênca de 1kHz. Os snas gerados apresentam as característcas da base coseno e de Legendre, apesar de não serem ortonormalzados e as funções não serem dadas pelas funções encontradas na lteratura. Sendo que as funções apresentam ortogonaldade por defnção ver.3)), pode-se determnar a equação que descreve cada snal e empregá-los em aproxmação de funções.

46 Fg Resultado da smulação de transtóro para geração da base coseno. 46

47 47 Fg Resultado da smulação de transtóro para geração do polnômo de Legendre Resultados Expermentas O leaute do crcuto smulado fo elaborado utlzando a ferramenta da Mentor Graphcs IC_Staton - versão: A Fg mostra a fotografa fnal do crcuto ntegrado, o qual fo fabrcado em processo AMS Amercan Mcro- Systems) CMOS 0.35 µm.

48 48 Fg Fotografa fnal do crcuto ntegrado fabrcado. O crcuto ntegrado fabrcado fo testado em protoboard e como nstrumento de medda fo empregado um oscloscópo dgtal ektroncs de 60 MHz. As fontes de almentação necessáras ao crcuto foram fornecdas por dvsores de tensão resstvos acoplados por amplfcadores operaconas 741. O crcuto precsa de uma fonte de corrente de referênca I_IN ver Fg. 4.18), que polarza todo o crcuto fabrcado. Não obteve-se resultado utlzando uma fonte de corrente como entrada do pno I_IN, por sso, fo adotado uma almentação de 3,35 V e um crcuto com uma resstênca de 50 kω lgada em +Vcc e no pno I_IN. Com essa confguração fo consegudo uma corrente máxma de 3,54 µa para a corrente de referênca do crcuto.

49 49 Fg Crcuto utlzado para dstrbur as tensões de polarzação para os demas crcutos do sntetzador. Foram utlzados crcutos conversores V-I tensão-corrente) empregando amplfcadores operaconas 741, para gerar as entradas necessáras para as bases testadas. Os parâmetros são como segue: Base trgonométrca: gt) = 10µA e ft) uma senóde com ampltude de 1µA e freqüênca de 1kHz. Base polnomal gt) = 10µA e ft) uma dente de serra com ampltude de 1µA e freqüênca de 1kHz. Foram utlzados capactores externos de nf cerâmcos para os ntegradores. A Fg apresenta os snas gerados pelo crcuto do sntetzador

50 50 a1) b1) a) b) a3) b3)

51 51 a4) b4) a5) b5) Fg Snas gerados pelo sntetzador a freqüênca de 1kHz. a) Da base coseno. b) Da base polnomal de Legendre. para o snal de entrada na freqüênca de 1kHz, tal qual fo projetado para o crcuto. Os snas a esquerda são harmôncas de uma base cosenodal e os da dreta polnômos ortogonas com equações semelhantes aos da base de Legendre. O sntetzador também fo testado nas freqüêncas de 10kHz e 100kHz para verfcar suas lmtações. Utlzou-se os mesmos capactores cerâmcos de nf nestas aferções. As formas de onda foram meddas dretamente da saída para um resstor de 4,7 kω. A Fg. 4.0 mostra os snas gerados na freqüênca fundamental de 10kHz, e a Fg. 4.1, em 100kHz. As formas de onda geradas nessas freqüêncas foram capturadas pelo software WavStar. Os snas mostram que o sntetzador é capaz de

52 5 a1) b1) a) b) a3) b3)

53 53 a4) b4) a5) Fg Snas gerados pelo sntetzador a freqüênca de 10kHz. a) Da base coseno. b) Da base polnomal de Legendre. b5) a1) b1)

54 54 a) b) a3) b3) Fg Snas gerados pelo sntetzador a freqüênca de 100kHz. a) Da base coseno. b) Da base polnomal de Legendre. convergr nessas freqüêncas. Verfca-se vsualmente, que o snal multplcado apresenta deformações sgnfcantes em freqüêncas mas altas, esse efeto cascateado deforma muto os últmos estágos. A saída do prmero estágo representa a multplcação dos snas de entrada, portanto, representando o funconamento do multplcador. Verfcou-se no prmero estágo um offset ndesejável, que atrapalha o desempenho do sntetzador. A tabela 5 fornece as DH para as cnco saídas do sntetzador calculadas pelo WavStar. O prmero estágo em 100 khz apresentou 1,60% de DH. Consderando que, do snal do gerador de funções calculou-se DH de 0,3% em 1kHz, e 1,04 em 10kHz, e sendo que a aqusção dos dados apresenta a detecção

55 55 de pco do oscloscópo, o crcuto apresentou resultados satsfatóros de DH e avalação vsual das dstorções, em relação ao que fo projetado. ABELA 5 Freq./DH k,8% 5,71% 9,07% 7,19% 3,81 10k 3,95% 8,68% 4,97% 8,41% 10,0%

56 56 Capítulo 5 Conclusões As smulações e os resultados expermentas comprovaram que o método de síntese de funções ortogonas pode ser aplcado a crcutos analógcos para sntetzar snas mutuamente ortogonas. O sntetzador gera as funções paralelamente, garantndo sua ortogonaldade mútua. Por sso, o procedmento mas prátco para obter as equações de uma base gerada pelo sntetzador é nterpretar as equações das funções depos de geradas. Esse fato evdenca uma vantagem, em relação a outros métodos de síntese que geram as funções separadamente. As característcas de projeto desejadas foram alcançadas. O sntetzador funcona almentado em 3 V, pos todos os seus blocos tornaram-se capazes de operar nessa tensão, com o emprego das técncas de low-voltage. odos os blocos são dferencas e funconam em modo de corrente. Os blocos obtveram lneardade e faxa de corrente de entrada satsfatóra, para uma saída não excurconada. Os blocos são funconas, podendo ser adaptados a outros projetos. Apesar do multplcador de corrente não apresentar uma boa qualdade em freqüêncas acma da ordem de dezenas de khz, o crcuto funcona conforme esperado em torno de 1kHz. Os crcutos propostos no projeto, cumprram seus objetvos. O fltro passabaxa não fo projetado com melhor qualdade, porque sso aumentara sensvelmente a área do crcuto. Por sso, optou-se por uma aproxmação de fltro RC. Este fato mplcou que a freqüênca de corte do fltro não pôde ser menor, caso

57 57 contráro causara nstabldade no processo de ajuste de a. Se uma mplementação do sntetzador usando freqüêncas em torno de MHz for realzada, o fltro pode ser bastante melhorado. odava, o fltro projetado fo mprescndível para a velocdade de convergênca e redução das dstorções do crcuto proposto. Os resultados expermentas comprovaram os obtdos nas smulações mostrando que o crcuto pode gerar cnco saídas ortogonas. As ampltudes dos snas de saída encontram-se entre 5 e 30 µa, para entradas dentre 10 até 15 µa, mas o crcuto pode ser projetado para outros valores, para as correntes de entrada e saída, usando amplfcadores e atenuadores de corrente. O método converge ajustando saídas mutuamente ortogonas. Entretanto, os snas gerados não são prátcos para aplcar em aproxmação de funções, além dsso não apresentam DH satsfatóra. Pode-se elaborar crcutos de realmentação negatva para corrgr offsets encontrados no crcuto, reduzr dstorções verfcadas nos blocos do crcuto e tentar dmnur o fator de velocdade de convergênca do sntetzador, para reduzr as dstorções dos snas de saída para que sejam mínmas, e assm, sera possível aumentar o número de saídas geradas pelo sntetzador. Esse esforço pode levar a uma análse mas apurada do projeto do multplcador, consderando efetos parastas e de descasamento, um laço de realmentação para o prmero estágo usando o ntegrador e um ajuste dos amplfcadores e atenuadores do crcuto, para dmnur o fator de velocdade de convergênca do sntetzador. Desse trabalho orgnou-se um artgo apresentado no 46th IEEE Mdwest Symposum On Crcuts and Systems com o título de Low Voltage Analog Syntheszer of Orthogonal Sgnals Usng Current Mode echnques.

58 58 Referêncas Bblográfcas [1] R. L. Burden and J. D. Fares, Numercal Analyss. Boston: PWS-KEN Publshng Company, [] W. Bn, Identfcaton of Nonlnear Systems Va Pecewse General Orthogonal Polynomals Operator, Proceedngs of the 40th IEEE Conference on Decson and Control, vol. 3, 4-7 Dec. 001, pp [3] P. S. C. Heuberger, P. M. J. Van Den Hof and O. H. A. Bosgra, Generalzed Orthonormal Bass for Dynamcal Systems, IEEE ransactons on Automatc Control, vol. 40, n. 3, pp , March [4] S.-S. Yang and C.-S. seng, An Orthogonal Neural Network for Functon Approxmaton, IEEE ransactons on Systems, Man and Cybernetcs, Part B, vol. 6, n. 5, pp , Oct [5] S. Zanella, A. Nevan, E. Zanon et al., Modelng Of Substrate Nose Injected by Dgtal Lbrares, Internatonal Symposum on Qualty Electronc Desgn, 6-8 March 001, pp [6] C.-S. Lu, H.-C. Wang, F.K. Soong and C.-S. Huang, An Orthogonal Polynomal Representaton of Speech Sgnals and ts Probablstc Model for ext Independent Speaker Verfcaton, ICASSP, Internatonal Conference on Acoustcs, Speech, and Sgnal Processng, vol. 1, 9-1 May 1995, pp [7] M. J. Narasmha, A. Ignjatovc and P. P. Vadyanathan, Chromatc Dervatve Flter Banks, IEEE Sgnal Processng Letters, vol. 9, n. 7, pp , July 00. [8] A. N. Akansu, P. Duhamel and X. Ln, Orthogonal ransmultplexers n Communcaton: A Revew, IEEE rans. Sgnal Processng, vol. 46, pp , Apr

59 59 [9] V. Chesnokov, Analog Syntheszer of Orthogonal Sgnals, IEEE rans. on Crcuts Syst. II: Analog and Dgtal Sgnal Processng, vol. 47, no., pp , Feb [10] C. Mead, Neuromorphc Electronc Systems, Proceedngs of the IEEE, vol. 78, pp , Oct [11] J. F. Duque-Carrllo, Contnuous-me Common-Mode Feedback Networks for Fully- Dfferental Amplfers: A Comparatve Study, ISCAS '93, IEEE Internatonal Symposum on Crcuts and Systems, vol., 3-6 May 1993, pp [1] R. H. Zele and D. J. Allstot, Low-Power CMOS Contnuous-me Flters, IEEE J. Sold- State Crcuts, vol. 31, pp , Feb [13] Shoul Yan and E. Sánchez-Snenco, Low voltage analog crcut desgn technques: a tutoral, IEICE rans. Fundamentals, vol. E83-A, no., Feb [14] K. anno, O. Ishzuka, and Zheng ang, Four-quadrant CMOS current-mode multpler ndependent of devce parameters, IEEE rans. Crcuts Syst. II: Analog and Dgtal Sgnal Processng, vol. 47, no. 5, pp , May 000. [15] G. Han, and E. Sánchez-Snenco, CMOS transconductance multplers: a tutoral, IEEE rans. Crcuts Syst. II: Analog and Dgtal Sgnal Processng, vol. 45, no. 1, pp , Dec [16] P. J. Crawley, and G. W. Roberts, Hgh-swng MOS current mrror wth arbtrarly hgh output resstance, Electronc Letters, vol. 8, no. 4, pp , Feb [17] S. L. Smth, and E. Sánchez-Snenco, Low voltage ntegrators for hgh-frequency CMOS flters usng current mode technques, IEEE rans. on Crcuts Syst. II: Analog and Dgtal Sgnal Processng, vol. 43, no. 1, pp , Jan [18] M. Ismal, and. Fez, Analog VLSI: Sgnal and Informaton Processng. New York: McGraw-Hll, Inc., 1994.

60 60 [19] C. oumazou, F. J. Ldgey, and D. G. Hagh, Analog IC desgn: a current-mode approach. London: Peter Peregrnus, Ltd., 1990.

61 61 Apêndce A Espelho de Corrente Cascode em Hgh-Swng Para se exemplfcar a técnca de hgh-swng utlzada, segurá uma análse de um espelho de corrente em hgh-swng. A Fg. A1 mostra um crcuto em espelho de corrente CMOS que apresenta uma alta mpedânca de saída e uma tensão não excurconada maor em relação ao espelho cascode tradconal [16]. Pode-se mostrar que é sufcente que a tensão de saída seja x ) V, que em relação ao cascode comum, onde out > V 1 n 1 out x n 1) + n ) V V > V 1, representa uma vantagem excelente. Para se determnar a tensão de porta do transstor Q, utlza-se a equação da corrente de dreno de Q, como segue: V G V = W K L I máx 1 1+ x + + x ) 1... n 1 G 1 + x xn ) V V V + = 1 Fg. A1. Um exemplo generalzado de um crcuto hgh-swng de espelho de corrente.