CONVERSORES CC CC RESSONANTES NÃO ISOLADOS

Transcrição

1 ELETRONICA DE POTÊNCIA CONVERSORES CC CC RESSONANTES NÃO ISOLADOS Prf. Iv Barbi Universidade Federal de Santa Catarina Agst de 05

2 APRESENTAÇÃO O presente dcument reúne relatóris prduzids pr pós graduands d Prgrama de Engenharia Elétrica da UFSC, que cursaram a lng de váris ans, a disciplina que ministrei, denminada COMUTAÇÃO SUAVE. Flrianóplis, de agst de 05.

3 UNIVERSIDADE FEDERAL DE SANTA CATARINA CENTRO TECNOLÓGICO DEPARTAMENTO DE ENGENHARIA ELÉTRICA Institut de Eletrônica de Ptência OBTENÇÃO DA CARACTERÍSTICA DE SAÍDA DO CONVERSOR BOOST- SÉRIE RESSONANTE Respnsáveis pel Trabalh: Antni Jsé Bent Bttin, Eng. (INEP/EEL UFSC) Rmer Leandr Andersen, Eng. (INEP/EEL UFSC) Prfessr Respnsável: Iv Barbi, Dr. Ing. (INEP/EEL UFSC) Julh/004 Caixa Pstal 59, CEP: Flrianóplis - SC Tel. : (048) Fax: (048) Internet:

4 Sumári Intrduçã... 3 I O Cnversr Bst- Série Ressnante Tplgia Etapas de peraçã Frmas de nda básicas Equacinament Representaçã Gráfica ds Resultads da Análise Metdlgia e Exempl de Prjet Resultads de Simulaçã... 7 Cnclusã Referência Bibligráfica ii

5 Intrduçã Intrduçã O presente trabalh tem cm bjetiv apresentar equacinament d Cnversr Bst- Série Ressnante para a btençã de sua característica de saída. Apesar da pssibilidade de cnversr perar n md de cnduçã cntínua, neste trabalh sã apresentadas simulações e metdlgia de prjet para md de cnduçã descntínu, pis neste últim md de peraçã as cmutações, entrada em cnduçã e blquei ds interruptres, sã suaves. Cnfrme será mstrad, cnversr em questã apresenta duas restrições para prjet que sã freqüência máxima de cmutaçã ds interruptres e tensã de saída V send V i V.V i nde V i é a tensã de entrada. Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 3

6 I Cnversr Bst- Série Ressnante I O Cnversr Bst- Série Ressnante. Tplgia A tplgia d Cnversr Bst- Série Ressnante é apresentada na fig.. D ic(t) il(t) L VL(t) D C VC V S Vi S. Etapas de peraçã ª Etapa (t 0, t ) Fig. Cnversr Bst- Série Ressnante CC-CC Na etapa anterir nenhum interruptr estava cnduzind e i L (t)=0 e v C (t)=0. N instante t 0 interruptr S é fechad e a tensã n capacitr cresce de frma ressnante até V, cm mstrad na fig.. Fig. Primeira etapa de peraçã Nesta etapa: A fnte V i transfere energia para indutr L e para capacitr C. Esta etapa termina quand a tensã n capacitr atinge V e did D entra em cnduçã. Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 4

7 I Cnversr Bst- Série Ressnante ª Etapa (t, t ) A fig. 3 ilustra a segunda etapa. Quand v C (t)=v did D entra em cnduçã pis a tensã sbre mesm é nula. A crrente n indutr decresce linearmente até se anular. O interruptr S deve ser blquead durante a cnduçã d did D. Assim seu blquei é suave, pis empand did D cnduz, a crrente n interruptr S é zer. N final desta etapa capacitr estará carregad cm uma tensã V, e a crrente n indutr será igual a zer. Fig. 3 Segunda etapa de peraçã Nesta etapa: A fnte V i transfere energia para a carga. Esta etapa termina quand a crrente n indutr atinge zer. 3ª Etapa (t, t 3 ) Quand a crrente n indutr atinge zer n instante t nenhum interruptr cnduz e capacitr se mantém carregad cm tensã v C (t)=v cm mstrad na fig. 4. D ic(t)=0 il(t)=0 L VL(t) D C VC(t)=V V S Vi S Fig. 4 Terceira etapa de peraçã Nesta etapa: Nã há transferência de energia ; O capacitr permanece carregad cm tensã v C (t)=v. Esta etapa termina quand interruptr S é cmandad a cnduzir. Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 5

8 I Cnversr Bst- Série Ressnante 4ª Etapa (t 3, t 4 ) A fig. 5 ilustra a quarta etapa de peraçã. N instante t 3 interruptr S é cmandad a cnduzir. O capacitr C se descarrega de frma ressnante até v C (t)=0. Fig. 5 Quarta etapa de peraçã Nesta etapa: A fnte transfere V i energia para a carga. Esta etapa termina quand v C (t)=0 e did D entra em cnduçã. 5ª Etapa (t 4, t 5 ) A fig. 6 ilustra a quinta etapa. Quand v C (t)=0 did D entra em cnduçã pis a tensã sbre mesm é nula. A crrente n indutr decresce linearmente até se anular. O interruptr S deve ser blquead durante a cnduçã d did D. Assim seu blquei é suave, pis empand did cnduz a crrente na chave é zer. N final desta etapa capacitr estará descarregad cm tensã v C (t)=0, e a crrente n indutr será igual a zer. Fig. 6 Quinta etapa de peraçã Nesta etapa: A fnte V i transfere energia para a carga. Esta etapa termina quand a crrente n indutr atinge zer. Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 6

9 I Cnversr Bst- Série Ressnante 6ª Etapa (t 5, t 6 ) Quand a crrente n indutr atinge zer n instante t 5 nenhum interruptr cnduz e a tensã n capacitr é igual a zer, cm mstrad na fig. 7. D ic(t)=0 il(t)=0 L VL(t) D C VC(t)=0 V S Vi S Fig. 7 Sexta etapa de peraçã Nesta etapa: Nã há transferência de energia ; A tensã n capacitr é igual a zer; A crrente n indutr vale zer. Esta etapa termina quand interruptr S é cmandad a cnduzir dand iníci a utr períd de funcinament. Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 7

10 I Cnversr Bst- Série Ressnante.3 Frmas de nda básicas De acrd cm as etapas explicadas n item anterir, a estrutura apresenta as frmas de nda da fig. 8 que mstra também s intervals de temp crrespndentes. Fig. 8 Frmas de nda básicas Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 8

11 I Cnversr Bst- Série Ressnante.4 Equacinament ª Etapa (t 0,t ) Cndições iniciais: i L(t 0) 0 v (t ) 0 C 0 D circuit equivalente da primeira etapa tems: t dil Vi L v C(t) dt () dv C(t) il t C. dt () Aplicand a transfrmada de Laplace em () e (), tem-se: Vi s.l.i L (s) V C (s) s (3) I s s.c.v (s) (4) L C Definind: (5) L.C Substituind (4) em (3) tems: Vi s.l. s.c.v C (s) V C (s) s Island V(s) C tems: Vi s.l.c.v(s) C V(s) C s Vi V(s).s.L.C C s Vi V(s) C s. s.l.c (6) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 9

12 I Cnversr Bst- Série Ressnante Multiplicand segund membr de (6) pr V. i L.C V(s) C s. s L.C L.C L.C tems: (7) Cnsiderand (5) em (7) btém-se a expressã (8) para a tensã n capacitr: i C s. s V(s) V. (8) (9): Aplicand-se a transfrmada inversa de Laplace na expressã (8) btém-se a expressã C i v (t) V. cs(.t) (9) Derivand a expressã (9) e multiplicand-a pr C, btém-se: dv C(t) i L(t) C. C..V i.sen(.t) (0) dt Substituind (5) em (0) tems: C i L(t) C. dv (t) C..V i.sen(.t) dt L.C i L(t) C. C.V.sen( i.t) L. C i (t) L C. C.V.sen(.t) L. C i L i L(t). V.sen( i.t) C () Define-se: z L C () Substituind () em () btém-se a crrente n indutr, parametrizada em funçã da impedância característica z. i L(t).zV.sen( i.t) (3) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 0

13 I Cnversr Bst- Série Ressnante Plan de fase da ª Etapa Seja a definiçã (4). z (t) v C(t) j.i L(t).z (4) Substituind (9) e (3) em (4) tems: z(t) V.cs(.t) j.v.sen(.t) i i z(t) Vi V.cs( i.t) j.v.sen( i.t) i i z (t) V V. cs(.t) j.sen(.t) (5) Pela relaçã de Euler tems: j. A.e.t A. cs(.t) j.sen(.t) (6) Cnsiderand (6) em (5) btém-se: z(t) V V.e j..t i i (7) D plan de fase btém-se: R V (8) i ª Etapa (t,t ) Cndições iniciais: i (t ) I L v (t ) V C D circuit equivalente da segunda etapa btém-se: t dil v L(t) L Vi V (9) dt v t V (0) C Aplicand a transfrmada de Laplace em (9), btém-se: Vi V L. s.i L (s) I s () Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante

14 I Cnversr Bst- Série Ressnante Island I L(s) em () btém-se: Vi V I I L(s) () s.l s (3): Aplicand-se a transfrmada inversa de Laplace na expressã () btém-se a expressã Vi V i L(t). tt I (3) L Multiplicand ambs s membrs da expressã (3) pr z btém-se: Vi V i L(t).z.z. t t I.z L Vi V L i L(t).z.. tt I.z L. L C Vi V L i L(t).z..t t I.z L. L C i L(t).zVi V.. tt I.z L.C i (t).z V V.. tt I.z (4) L i Plan de fase da ª Etapa Seja a definiçã (5). z (t) v C(t) j.z.i L(t) (5) Substituind (0) e (4) em (5) tems: z(t) V j. Vi V..tt I.z (6) 3ª Etapa (t,t 3 ) Cndições iniciais: i L(t ) 0 v (t ) V C Durante tda terceira etapa tems: i (t) 0 (7) L Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante

15 I Cnversr Bst- Série Ressnante v C(t) V (8) Plan de fase da 3ª Etapa Seja a definiçã (9) z 3(t) v C(t) j.z.i L(t) (9) Substituind (7) e (8) em (9) tems: z(t) V (30) 3 4ª Etapa (t 3,t 4 ) Cndições iniciais: i L(t 3) 0 v (t ) V C 3 D circuit equivalente da quarta etapa tems: t dil Vi L v C(t) V dt (3) dv C(t) il t C. dt (3) Aplicand a transfrmada de Laplace em (3) e (3), tem-se: Vi V s.l.i L (s) V C (s) (33) s I s C. s.v (s) V (34) L C Substituind (34) em (33) tems: Vi V s s.l.c. s.v (s) V V (s) C C Island V(s) C tems: Vi V s V V s.l.c.v (s) s.l.c.v s s.l.c.v Vi V V(s) C s.l.c s. s.l.c s.l.c.v C(s) s.l.c.v V C(s) i C (35) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 3

16 I Cnversr Bst- Série Ressnante Multiplicand segund membr de (35) pr V(s) C s Vi V. s.v L.C s. s L.C L.C L.C L.C tems: (36) Cnsiderand (5) em (36) btém-se a expressã (37) para a tensã n capacitr: s.v i C s s. s V(s) V V. (37) (38): Aplicand-se a transfrmada inversa de Laplace na expressã (37) btém-se a expressã v (t) V.cs(.t) V V. cs(.t) C i v C(t) V.cs(.t) Vi V i.cs(.t) V V.cs(.t) v C(t) V Vi V.cs( i.t) (38) Derivand a expressã (38) e multiplicand-a pr C, btém-se: dv C(t) i L(t) C. C..V i.sen(.t) (39) dt Substituind (5) em (39) tems: C i L(t) C. dv (t) C..V i.sen(.t) dt L.C i L(t) C. C.V.sen( i.t) L. C i (t) L C. C.V.sen(.t) L. C i L i L(t). V.sen( i.t) C (40) Substituind () em (40) btém-se a crrente n indutr, parametrizada em funçã da impedância característica z. i L(t).zV.sen( i.t) (4) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 4

17 I Cnversr Bst- Série Ressnante Plan de fase da 4ª Etapa Seja a definiçã (4). z 4(t) v C(t) j.i L(t).z (4) Substituind (38) e (4) em (4) tems: z 4(t) V Vi V i.cs(.t) j.v i.sen(.t) 4 i i z (t) V V V. cs(.t) j.sen(.t) (43) Cnsiderand (6) em (43) btém-se: z(t) V V V.e j..t 4 i i (44) D plan de fase btém-se: R V (45) 4 i 5ª Etapa (t 4,t 5 ) Cndições iniciais: i (t ) I L 4 v (t ) 0 C 4 D circuit equivalente da quinta etapa btém-se: t dil v L(t) L Vi V (46) dt v t 0 (47) C Aplicand a transfrmada de Laplace em (46), btém-se: Vi V L. s.i L (s) I s (48) Island I L(s) em (48) btém-se: Vi V I I L(s) (49) s.l s Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 5

18 I Cnversr Bst- Série Ressnante (50): Aplicand-se a transfrmada inversa de Laplace na expressã (49) btém-se a expressã Vi V i L(t). tt4 I (50) L Multiplicand ambs s membrs da expressã (50) pr z btém-se: Vi V i L(t).z.z. t t 4 I.z L Vi V L i L(t).z.. tt4 I.z L. L C Vi V L i L(t).z..t t4 I.z L. L C i L(t).zVi V.. tt4 I.z L.C i (t).z V V.. tt I.z (5) L i 4 Plan de fase da 5ª Etapa Seja a definiçã (5). z 5(t) v C(t) j.z.i L(t) (5) Substituind (47) e (5) em (5) tems: z(t) 5 j. Vi V..tt4 I.z (53) 6ª Etapa (t 5,t 6 ) Cndições iniciais: i L(t 5) 0 v (t ) 0 C 5 Durante tda sexta etapa tems: i L(t) 0 (54) v (t) 0 (55) C Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 6

19 I Cnversr Bst- Série Ressnante Plan de fase da 6ª Etapa Seja a definiçã (56) z 6(t) v C(t) j.z.i L(t) (56) Substituind (54) e (55) em (56) tems: z(t) 6 0 (57) A tabela mstra equacinament de v C (t) e i L (t).z para as seis etapas de peraçã. Etapa v C (t) i L (t).z a V. i cs(.t) V.sen( i.t) (t 0,t ) a V Vi V.. tt I.z (t,t ) 3 a V 0 (t,t 3 ) 4 a (t 3,t 4 ) 5 a (t 4,t 5 ) 6 a (t 5,t 6 ) V V. i cs(.t) V.sen( i.t) V V.. tt I.z 0 i Tabela Equacinament de vc(t) e il(t).z para as seis etapas de peraçã Definind: I I.z (58) Vi q V (59) Vi A tabela mstra v C (t) e i L (t).z nrmalizads para as seis etapas de peraçã. Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 7

20 I Cnversr Bst- Série Ressnante Grandeza Etapa a v C(t) v (t) C V i i L(t).z i (t) L V cs(.t) sen(.t) (t 0,t ) a (t,t ) 3 a (t,t 3 ) 4 a (t 3,t 4 ) 5 a (t 4,t 5 ) 6 a (t 5,t 6 ) q q.. tt I q 0 q cs(.t) i sen(.t) q.. tt I Tabela v C (t) e i L (t).z nrmalizads nas seis etapas de peraçã A fig. 9 mstra plan de fase das seis etapas. il(t).z Vi 4ª Etapa ª Etapa I.z R4=Vi R=Vi 6ª Etapa (0,0) (V - Vi) V/ Fig. 9 Plan de fase das seis etapas de peraçã Analisad plan de fase apresentad na fig. 9 btém-se: Vi V 3ª Etapa (V,0) VC(t) i I.z V V R (60) Substituind (8) em (60) tems: I.z V Vi Vi I.z V.V.V V i i I.z.V.V V V i (6) i Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 8

21 I Cnversr Bst- Série Ressnante Multiplicand a expressã (6) pr V i btém-se: I.z.V. Vi i V V i V V i I.z V V. V V V i i i (6) Substituind (58) e (59) em (6) btém-se a equaçã (63). I.q q I q. q (63) Limite da freqüência de cmutaçã (f Smax ) Em cnduçã crítica t = t 3. N final da primeira etapa, cnsiderand t 0 = 0 btém-se: i V. cs(.t ) V (64) Island t na expressã (64) btém-se:.t V V arc cs i Vi t V arccs V i (65) Substituind (59) em (65) btém-se a equaçã (66). t arccs q (66) N final da segunda etapa btém-se: q.. t t I 0 (67) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 9

22 I Cnversr Bst- Série Ressnante Island t na expressã (67) btém-se a equaçã (68). t I t q. (68) Substituind (63) e (66) em (68) btém-se a equaçã (69). t q. q arccs q q. (69) Sabend que em cnduçã crítica períd de cmutaçã é igual a dbr d temp de duraçã da primeira mais a segunda etapa, tems: q. q arc cs q TSmín.t. q. q. q T Smín. arccsq q (70) Assim, a freqüência máxima de cmutaçã será: f Smáx. arccs q q TSmín q. q f Smáx..f q. q. arccsq q f Smáx q. q q.f arccs q (7) Seja a definiçã (7). f f S Smáx máx f f (7) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 0

23 I Cnversr Bst- Série Ressnante Assim, a freqüência máxima de cmutaçã nrmalizada será: f f q. q Smáx máx q arccs q (73) Crrente média na fnte V A crrente média na fnte V é dada pela equaçã (74). t4 t I. sen.t.dt.. q. t t q. q.dt (74) med T t3 t S Trabalhand a equaçã (74) tems: t4 t I. sen.t.dt..t.t.q.t.q.t q. q.dt med T t3 t S t4 sen.t.dt t 3 I. med t t t t t T S..t.dt.t.dt.q.t.dt.q.t.dt q. q.dt t t t t t t4. cs.t t 3 I f med S. t t t t t.. t.dt.t. dt.q. t.dt.q.t. dt q. q. dt t t t t t t4. cs.t t 3 I f t med S. t t t t t t...t.t.q..q.t.t q. q.t t t t t t cs.t3 cs.t 4 I f med S. t t t t..t. t t.q...q.t. t t q. q. t t Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante

24 I Cnversr Bst- Série Ressnante cs.t 3 cs.t 4.t.t..t.t..t I f med S..q.t.q.t..q.t.t..q.t. q. q. t t med cs.t cs.t 3 4 S.t. q. q. q. t t I f..t. q..t.t. q I cs f..t cs.t. q. t..t.t t. q. q. t t 3 4 med S cs.t3 cs.t 4 I f med S.. q. t t. q. q. t t (75) Sejam as seguintes equivalências: t3 t0 0 (76) t t 4 arccs q (77) Da equaçã (68) tems: t I t q. t t I q. (78) Substituind (63) em (78) btém-se a equaçã (79). t t q. q q. (79) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante

25 I Cnversr Bst- Série Ressnante Substituind (76), (77) e (79) em (75) btém-se a equaçã (80). cs 0 I f med S. arccs q cs. q. q q. q. q.. q. q. q. q. q I f. med S. q. q q. q.. q. q q. f q. q q q S I. med q. q. q I med fs q. q. q q S I. med q f q. q q. q f S I. med q q.q q q f q. f q (80) S I.. med Cnsiderand a definiçã (7) na equaçã (80) btém-se a equaçã (8) que é a crrente na fnte V nrmalizada u em utras palavras a característica de saída d cnversr. I med q. q (8) Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 3

26 I Cnversr Bst- Série Ressnante Frma padrã d ganh de tensã d cnversr Bst Island q na equaçã (8) btém-se a equaçã (8). q..i med (8) Assim, a frma padrã d ganh de tensã em um cnversr Bst na equaçã (8) é apresentada de maneira equivalente pela equaçã (83). q F,I med (83).5 Representaçã Gráfica ds Resultads da Análise A fig. 0 mstra a freqüência máxima nrmalizada μ max em funçã d ganh estátic q traçada a partir da equaçã (73). Fig. 0 freqüência máxima nrmalizada μ max em funçã d ganh estátic q Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 4

27 I Cnversr Bst- Série Ressnante A fig. mstra a característica de saída cm parâmetr traçada a partir da equaçã (8). I med em funçã d ganh estátic q tend μ Fig. Característica de saída I med em funçã d ganh estátic q tend μ cm parâmetr.6 Metdlgia e Exempl de Prjet Sejam as especificações: V i = 00 V V = 50 V P _nm = 300 W P _min = 30 W f s_max = 70 khz Operaçã cm Ptência Nminal Esclhend-se uma relaçã de freqüências μ =f S /f de 0,7 para cnseguir uma ampla variaçã de carga tems: q = V i /V =,5 I _nm = 300/50 = A f = 70.0³/0,7 = 00.0³ Hz Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 5

28 I Cnversr Bst- Série Ressnante Para cálcul de L e C tems: L e C. - Entrand na fig. cm s valres de q=,5 e μ =0,7 tems: I nm.z I 0,334 med Vi Sabend valr da crrente média parametrizada na fnte V btém-se uma relaçã para L 0,334.V 0, C I i z 6, 7 nm L 79,67 C - Cm valr de f btém-se utra relaçã para L e C f ,39.0 rad / s L.C L.C,533.0 Assim: L = 6,597 μh C = 95,38 nf O temp de cnduçã ds interruptres é calculad a partir da equaçã (66). t arc cs q arc cs,5 3,333s 3 68,39.0 Operaçã cm Ptência Mínima Para peraçã em ptência mínima tems: q = V i /V =,5 I _min = 30/50 = 0, A f = 70.0³/0,7 = 00.0³ Hz Mantend s valres de L e C calculads para ptência nminal será calculada a freqüência de cmutaçã f s_min para peraçã em ptência mínima. Cm valr de z, I _min e V i calcula-se valr da crrente parametrizada na fnte V. I nm.z 0,3.6, 7 I 0,05 med Vi 00 Cm valr da crrente parametrizada na fnte V e valr de q calcula-se valr de μ _min a partir da equaçã (8)... q.i..0,5.0,05 med min 0,05 q,5 Assim f S min é dada pr: 3 f.f 0, ,5kHz Smin Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 6

29 I Cnversr Bst- Série Ressnante.7 Resultads de Simulaçã A fig. apresenta a característica de saída teórica e a btida pr simulaçã pnt a pnt para μ =0, e μ =0, Curva teórica Pnts simulads = 0,7.3.. = 0, I med Fig. Característica de saída teórica I med em funçã d ganh estátic q juntamente cm a característica de saída btida pr simulaçã pnt a pnt Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 7

30 I Cnversr Bst- Série Ressnante As figuras de 3 a apresentam s resultads de simulaçã para prjet apresentad na seçã.6. Resultads de simulaçã para ptência nminal As figuras de 3 a 7 apresentam resultads de simulaçã para prjet da seçã.6 perand em ptência nminal. A fig. 3 apresenta a tensã n capacitr C para peraçã cm ptência nminal. 5V 0V 80V 40V 0V.5ms.0ms.5ms.30ms.35ms.40ms.43ms V(C:,C:) Time Fig. 3 Tensã n capacitr C para peraçã cm ptência nminal A fig. 4 apresenta a crrente n indutr L para peraçã cm ptência nminal. 6.0A 4.0A.0A 0A.006ms.00ms.040ms.060ms.080ms.00ms.0ms.40ms I(L) Time Fig. 4 Crrente n indutr L para peraçã cm ptência nminal Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 8

31 I Cnversr Bst- Série Ressnante A fig. 5 apresenta a crrente na fnte V para peraçã cm ptência nminal. 6.0A 4.0A.0A 0A.934ms.960ms.000ms.040ms.080ms.0ms.60ms.00ms I(V) Time Fig. 5 Crrente na fnte V para peraçã cm ptência nminal A fig. 6 apresenta a cmutaçã ns interruptres para peraçã cm ptência nminal VS is x V(S:3,0) I(S:3)*0 00 VS is x 0 50 SEL>> -9.9ms.3ms.36ms.40ms.44ms.48ms.5ms.56ms V(S:3,D7:) I(S:3)*0 Time Fig. 6 Cmutaçã ns interruptres para peraçã cm ptência nminal Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 9

32 I Cnversr Bst- Série Ressnante A fig. 7 apresenta a cmutaçã ns dids D e D para peraçã cm ptência nminal id x SEL>> VD 8 V(L:,D5:) I(D5)*30 id x VD.934ms.960ms.000ms.040ms.080ms.0ms.60ms.00ms V(D6:,D6:) I(D6)*30 Time Fig. 7 Cmutaçã ns dids D e D para peraçã cm ptência nminal Resultads de simulaçã para ptência mínima As figuras de 8 a apresentam resultads de simulaçã para prjet da seçã.6 perand em ptência mínima. A fig. 8 apresenta a tensã n capacitr C para peraçã cm ptência mínima. 5V 0V 80V 40V 0V.47ms.600ms.800ms.3000ms.300ms.3400ms.3600ms.3800ms.4000ms.400ms V(C:,C:) Time Fig. 8 Tensã n capacitr C para peraçã cm ptência mínima Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 30

33 I Cnversr Bst- Série Ressnante A fig. 9 apresenta a crrente n indutr L para peraçã cm ptência mínima. 6.0A 4.0A.0A 0A.855ms I(L).3000ms.300ms.3400ms.3600ms.3800ms Time Fig. 9 Crrente n indutr L para peraçã cm ptência mínima A fig. 0 apresenta a crrente na fnte V para peraçã cm ptência mínima. 6.0A 4.0A.0A 0A.00ms.40ms.80ms.30ms.360ms.384ms I(V) Time Fig. 0 Crrente na fnte V para peraçã cm ptência mínima Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 3

34 I Cnversr Bst- Série Ressnante A fig. apresenta a cmutaçã ns interruptres para peraçã cm ptência mínima VS is x V(S:3,0) I(S:3)*0 00 VS is x 0 50 SEL>> -0.4ms.60ms.80ms.00ms.0ms.40ms.60ms.80ms.300ms.30ms V(S:3,D7:) I(S:3)*0 Time 00 Fig. Cmutaçã ns interruptres para peraçã cm ptência mínima A fig. apresenta a cmutaçã ns dids D e D para peraçã cm ptência mínima. id x V(D5:,D6:) I(D5)*30 VD id x 30 0 SEL>> VD ms.3000ms.300ms.3400ms.3600ms.3800ms.4000ms.400ms.4400ms.4600ms V(D6:,D6:) I(D6)*30 Time Fig. Cmutaçã ns dids D e D para peraçã cm ptência mínima Obtençã da Característica de Saída d Cnversr Bst- Série Ressnante 3

35 Cnclusã Cnclusã Fi apresentada a análise das etapas de peraçã d cnversr Bst série ressnante em cnduçã descntínua, equacinament e plan de fase indicand cada uma das etapas, bem cm a característica de saída d cnversr e validaçã ds resultads através de simulaçã. Através das frmas de nda básicas e d plan de fase cmplet, fi pssível bservar as duas cmutações suaves ds interruptres (tant na entrada em cnduçã quant n blquei). Quand interruptr S é cmandad a cnduzir, a crrente através dele é nula, pis na etapa anterir nã havia cnduçã n circuit. O mesm tip de cmutaçã (Zer Current Switching ZCS) crre durante blquei, pis na primeira etapa a tensã n capacitr v C aumenta até se igualar à tensã de saída V O. Nesse instante did D entra em cnduçã, grampeand a tensã d capacitr em V O ( que caracteriza uma vantagem pr ser uma tensã cnhecida) e a mesm temp assumind a crrente que estava fluind através d interruptr. Assim, interruptr S pde ser blquead cm crrente nula nvamente. Cm interruptr S crre de frma similar, send cmandad após a etapa sem cnduçã e blquead após a entrada em cnduçã de D. Analisand as curvas da característica de saída d cnversr, bserva-se que a crrente média de saída e cnseqüentemente a ptência pdem ser alteradas cm a variaçã da relaçã entre as freqüências O, pdend cnversr ser prjetad para perar dentr de uma faixa de interesse (regiã de peraçã). O que deve ser cuidadsamente bservad é a curva de Omax (Fig. 0), que representa a curva de cnduçã crítica d cnversr. A cnduçã deve ser descntínua de frma a preservar as cmutações suaves ds interruptres. Tend em vista facilitar a visualizaçã dessa restriçã, a curva crítica fi traçada juntamente cm a característica de saída, delimitand a regiã de peraçã (Fig. ). Uma utra vantagem de perar n md de cnduçã descntínua que pde ser verificada através da (Fig. ) é fat que nesta regiã para um valr fix de μ a estrutura funcina cm fnte de crrente cnstante, u seja, para uma certa faixa de variaçã em V a crrente I na saída praticamente nã se altera. Uma restriçã peculiar desse cnversr é fat de que apesar de ser elevadr de tensã (Bst), a tensã de saída nã pde exceder dbr da tensã de entrada. Essa característica pde ser facilmente bservada através d plan de fase. Cm rai ds arcs presentes na primeira e quarta etapas é igual a Vi, diâmetr é dbr de Vi, que é a tensã máxima que capacitr pde assumir nas etapas ressnantes (e, prtant a máxima tensã de saída). A cntinuaçã dessa ressnância faria a crrente n indutr passar a ser negativa, que nã é permitid pela estrutura. É imprtante bservar que a equaçã (8) encntrada para I med pde ser clcada na frma padrã d ganh de tensã ds cnversres Bst (eq. (83)). Assim, pr inspeçã dessa equaçã e cnhecend as frmas padrã ds cnversres Buck e Buck Bst, as equações de I med para esses cnversres sã rapidamente btidas, e cnseqüentemente as características de saída. Após tda a análise, a simulaçã revelu grande aprximaçã ds pnts levantads cm as curvas teóricas da característica de saída (Fig. ), bem cm frmas de nda esperadas e esfrçs sbre s semicndutres, utilizand a metdlgia de prjet apresentada n item.6. 33

36 Referência Bibligráfica Referência Bibligráfica [] BARBI, IVO e DE SOUZA, FABIANA PÖTTKER. Cnversres CC-CC Islads de Alta freqüência cm Cmutaçã Suave. Ed. d autr. Flrianóplis-SC,

37 Universidade Federal de Santa Catarina Departament de Engenharia Elétrica Institut de Eletrônica de Ptência ESTUDO DO CONVERSOR BUCK-BOOST RESSONANTE Aluns: Prfessr: Cícer S. Pstigline Jsé Flávi Dums Iv Barbi Flrianóplis, Julh de 004.

38 INSTITUTO DE ELETRÔNICA DE POTÊNCIA ÍNDICE. INTRODUÇÃO ETAPAS DE OPERAÇÃO PRIMEIRA ETAPA DE OPERAÇÃO (T 0, T ) SEGUNDA ETAPA DE OPERAÇÃO (T, T ) TERCEIRA ETAPA DE FUNCIONAMENTO (T, T 3 ) QUARTA ETAPA DE FUNCIONAMENTO (T 3, T 4 ) QUINTA ETAPA DE FUNCIONAMENTO (T 4, T 5 ) SEXTA ETAPA DE OPERAÇÃO (T 5, T 6 ) COMPORTAMENTO DO CIRCUITO CARACTERÍSTICA DE SAÍDA LIMITAÇÕES DA CARACTERÍSTICA DE SAÍDA OBTENÇÃO DA CARACTERÍSTICA BUCK-BOOST EXEMPLO DE PROJETO PROJETANDO PARA OPERAR COM POTÊNCIA NOMINAL PROJETANDO PARA OPERAR COM POTÊNCIA MÍNIMA CONCLUSÕES REFERÊNCIAS BIBLIOGRÁFICAS Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums.

39 INSTITUTO DE ELETRÔNICA DE POTÊNCIA. INTRODUÇÃO. O presente trabalh tem cm bjetiv estudar cnversr Buck-Bst Ressnante perand n md de cnduçã descntínua. Uma das características imprtantes deste cnversr neste md de peraçã está n fat de ele funcinar cm tdas as cmutações nã dissipativas. Tant a entrada em cnduçã cm blquei ds interruptres acntecerá sb crrente nula. Inicialmente sã apresentadas suas etapas de peraçã e equacinament de cada uma delas. A partir d equacinament desenvlvid, btém-se sua característica de saída. Pr fim é apresentada uma simulaçã d cnversr, cm a finalidade de cmprvar equacinament desenvlvid. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 3

40 INSTITUTO DE ELETRÔNICA DE POTÊNCIA. ETAPAS DE OPERAÇÃO. A seguir é apresentada uma breve descriçã das etapas de funcinament d cnversr Buck-Bst Ressnante, seguida de sua análise. Para tal, tds s elements d circuit fram cnsiderads ideais. Durante esta descriçã, pderá ser ntad que as cmutações, tant na entrada em cnduçã cm n blquei ds interruptres é nã dissipativa, já que elas crrem sb crrente nula... Primeira Etapa de Operaçã (t 0, t ). Cm cnversr pera n md de cnduçã descntínu, inicialmente capacitr e indutr estã descarregads, iss significa que indutr esta cm crrente nula e capacitr esta cm tensã nula. N instante t 0 interruptr S é cmandad a cnduzir, fazend cm que capacitr se carregue. Iss crrerá cm a circulaçã de uma crrente através d indutr. O cmprtament da crrente n indutr e da tensã n capacitr será senidal. Esta etapa se prlngará até que a tensã n capacitr atinja seu valr de grampeament V +V. Neste instante, tem-se final da primeira etapa de peraçã. Na Fig. é mstrad circuit que representa esta etapa de peraçã. Fig. Primeira etapa de funcinament. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 4

41 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Basead na Fig. é pssível entã bter as equações a seguir. ilr () t V Lr Vcr() t t (.) VCr () t ilr() t icr() t Cr (.) t Fazend a transfrmada de Laplace de (.) e (.), e aplicand as cndições iniciais de tensã n capacitr e crrente n indutr, tem-se: V s Lr ilr () s VCr () s s (.3) Substituind (.4) em (.3), cnsegue-se: i () s scr V s (.4) Lr Cr V s Lr Cr VCr () s VCr () s s (.5) Island term V Cr (s). V Cr () s (.6) V s s Lr Cr Re-arranjand a equaçã, e cnsiderand (.7), tem-se (.8): 0 Lr Cr () Cr 0 0 V s V s s Aplicand a transfrmada de Laplace inversa. 0 (.7) (.8) V () t V V cs t (.9) Cr Esta equaçã pde ser parametrizada e funçã de V, cm segue. 0 V () t cs t (.0) Cr A final desta etapa, a tensã n capacitr será V +V, u de frma parametrizada: V () t q (.) Cr Substituind (.) em (.0) se btém (.) que será fundamental mais adiante. cs t q (.) 0 Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 5

42 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Relembrand a equaçã (.), é pssível encntrar a equaçã da crrente n indutr através da equaçã (.9). i () t Cr V sin t Lr Esta equaçã pde ser re-escrita cm (.4). 0 0 (.3) 0 i () t Z V sin t (.4) Lr Onde term Z é dad pr: Lr Z (.5) Cr Parametrizand (.4) em funçã de V, se btém: 0 i () t sin t (.6) Lr A final desta etapa, a crrente n indutr ainda nã se anulu, entã valr final da crrente pde ser chamad de: i ( t ) I (.7) Lr A Fig. mstra diagrama de fase que representa esta etapa. Fig. Plan de fase da primeira etapa de funcinament. A partir deste plan de fase, uma equaçã imprtante pde ser btida para instante t, nde termina esta etapa. Parametrizand em funçã de V : I Z V V (.8) I q (.9) Onde term q é dad pr: Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 6

43 INSTITUTO DE ELETRÔNICA DE POTÊNCIA q V V (.0).. Segunda Etapa de Operaçã (t, t ). Cm grampeament da tensã n capacitr n valr de V +V, did D é pst a cnduzir até que a crrente n indutr cesse. Assim a tensã n capacitr nã se alterará nesta etapa, e a crrente passará a circular pr um circuit de primeira rdem indutiv, fazend cm que a crrente decresça linearmente segund uma reta, cuja inclinaçã é funçã V e da indutância Lr. Esta etapa termina quand a crrente n indutr se anula, em t = t. Imprtante perceber que n iníci, a crrente irá partir de um valr I predefinid pela etapa anterir, quand d grampeament da tensã n capacitr. A Fig. 3 mstra circuit equivalente desta etapa. Fig. 3 Segunda etapa de funcinament. Cm base na Fig. 3 é pssível bter (.) e (.). () Cr V t V V (.) Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. V ilr () t Lr t (.) 7

44 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Re-arranjand (.): V ilr () t t (.3) Lr Integrand a expressã (.3). t t V ilr () t t Lr t t (.4) V ilr () t ilr ( t) t t (.5) Lr Relembrand (.7), e multiplicand a equaçã pr Z. V ilr () t Z IZ Zt t (.6) Lr Parametrizand em funçã de V. () Lr 0 i t I q t t (.7) A final deste interval de temp de cmutaçã, a crrente n indutr irá se anular. Pde-se entã bter a expressã (.30) cm segue. 0 0 I q t t (.8) 0 Buscand a relaçã (.9), chegams entã a (.30): I q t t (.9) q 0t t (.30) q A Fig. 4 mstra diagrama de fase crrespndente a esta etapa de peraçã. Fig. 4 Plan de fase da segunda etapa de funcinament. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 8

45 INSTITUTO DE ELETRÔNICA DE POTÊNCIA.3. Terceira Etapa de Funcinament (t, t 3 ). Durante esta etapa, nenhuma alteraçã acntece ns estads d circuit, u seja, a crrente n indutr se mantém nula e a tensã n capacitr se mantém em V +V. Esta etapa se prlngará até que em t = t 3 interruptr S seja cmandad a cnduzir. A Fig. 5 ilustra esta etapa de peraçã. O plan de fase nã será mstrad, pis se trata de um pnt sbre eix V Cr (t) em V +V. Fig. 5 Terceira etapa de funcinament. As características desta etapa geram as equações (.3) e (.3). () Cr V t V V (.3) ilr () t 0 (.3).4. Quarta Etapa de Funcinament (t 3, t 4 ). N instante t = t 3, interruptr S é pst a cnduzir, fazend cm que a tensã n capacitr decresça senidalmente até se anular. Esta descarga d capacitr crre através d indutr e da fnte de saída, daí a rigem d cmprtament senidal. N instante em que a tensã n capacit se anular, a crrente ainda nã terá se anulad. Ela apresentará mesm valr instantâne da crrente n final da a etapa. A Fig. 6 mstra circuit equivalente a esta etapa de peraçã. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 9

46 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Fig. 6 Quarta etapa de funcinament. D circuit prpst, é pssível bter: ilr () t V Lr Vcr() t (.33) t VCr () t ilr() t icr() t Cr (.34) t Fazend a transfrmada de Laplace de (.33) e (.34), tem-se: V slrilr () s VCr () s (.35) s 3 i () s scrv scrv ( t) (.36) Lr Cr Cr Substituind (.36) em (.35), cnsegue-se: V s Lr Cr VCr () s s Lr Cr VCr ( t3) VCr () s s (.37) Island term V Cr (s). V Cr V V V LrCrs () s s s LrCr s LrCr Re-arranjand a equaçã, e cnsiderand (.7), tem-se (.39): V () s V V V Cr 0 s s 0 s 0 Aplicand a transfrmada de Laplace inversa. s (.38) (.39) Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 0

47 INSTITUTO DE ELETRÔNICA DE POTÊNCIA 0 V () t V V cs t (.40) Cr Parametrizand (.40) e funçã de V se btém (.4). 0 V () t qcs t (.4) Cr Relembrand a equaçã (.34), é pssível encntrar a equaçã da crrente n indutr. Re-escrevend: i () t Cr V sin t Lr 0 0 (.4) 0 Parametrizand (.43) em funçã de V : i () t Z V sin t (.43) Lr 0 i () t sin t (.44) Lr A final desta etapa, a crrente n indutr ainda nã se anulu e seu valr final é igual a valr final da crrente da a etapa, cm mstrad em (.45) e ilustrad pel plan de fase da Fig. 7. i ( t ) i ( t ) I (.45) Lr 4 Lr Fig. 7 Plan de fase da quarta etapa de funcinament..5. Quinta Etapa de Funcinament (t 4, t 5 ). A zerar a tensã n capacitr em t = t 4 did D é pst a cnduzir pela inversã instantânea da tensã n indutr, garantind assim a cntinuidade da crrente n indutr. Cm iss a crrente irá circular pela fnte V e pel indutr, fazend cm que Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums.

48 INSTITUTO DE ELETRÔNICA DE POTÊNCIA esta decresça de frma linear, segunda uma rampa cuja inclinaçã é dada pela razã entre V e Lr. Esta etapa termina quand a crrente n indutr se anula, em t = t 5. Imprtante perceber que n iníci, a crrente irá partir de um valr I predefinid pela etapa anterir, n instante em que a tensã n capacitr se anulu. A Fig. 8 mstra circuit equivalente desta etapa. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. Fig. 8 Quinta etapa de funcinament. Cm base na Fig. 8 é pssível bter (.46) e (.47). VCr () t 0 (.46) ilr () t V Lr (.47) t Re-arranjand(.47): V ilr () t t (.48) Lr Integrand a expressã (.48). t t V ilr () t t Lr t4 t4 (.49) V ilr () t ilr ( t4) t t4 (.50) Lr Relembrand (.45), e multiplicand a equaçã pr Z.

49 INSTITUTO DE ELETRÔNICA DE POTÊNCIA V ilr () t Z IZ Zt t4 (.5) Lr Parametrizand em funçã de V. () Lr 0 4 i t I q t t (.5) A final deste interval de temp de cmutaçã, a crrente n indutr irá se anular. Pde-se entã bter a expressã (.55) cm segue I q t t (.53) 0 4 Buscand a relaçã (.9), chegams entã a (.55): I q t t (.54) q 0t5 t4 (.55) q A mstra diagrama de fase crrespndente a esta etapa de peraçã. Fig. 9 Plan de fase da quinta etapa de funcinament..6. Sexta Etapa de Operaçã (t 5, t 6 ). Durante esta etapa, nvamente nenhuma alteraçã acntece ns estads d circuit, u seja, tant a crrente n indutr cm a tensã n capacitr se mantém nulas. Esta etapa se prlngará até que em t = t 0 interruptr S seja cmandad a cnduzir, iniciand utr períd de funcinament. A Fig. 0 ilustra esta etapa de peraçã. O plan de fase nã será mstrad, pis se trata de um pnt sbre eix V Cr (t) em 0. Títul: Estud d cnversr buck-bst ressnante. 3 Autres: Cícer S. Pstigline e Jsé Flávi Dums.

50 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Fig. 0 Sexta etapa de funcinament. As características desta etapa geram as equações (.56) e (.57). VCr () t 0 (.56) ilr () t 0 (.57).7. Cmprtament d Circuit. Juntand s plans de fase apresentads nas etapas anterires, é pssível cnstruir um diagrama cmplet que representa td funcinament d circuit. Este diagrama é apresentad na Fig., nde também é indicad sentid de rtaçã. Fig. Plan de fase cmplet d cnversr. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 4

51 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Juntand tdas as etapas de peraçã, é pssível também bter as principais frmas de nda d circuit. Estas sã apresentadas na Fig.. Fig. Frmas de ndas básicas d cnversr buck-bst ressnante. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 5

52 INSTITUTO DE ELETRÔNICA DE POTÊNCIA.8. Característica de saída. A fim de se cnhecer funcinament d cnversr, é de fundamental imprtância cnhecer a sua característica externa. Neste cas, cmprtament da crrente média em funçã d ganh estátic da planta e da relaçã entre a freqüência de cmutaçã e a freqüência de ressnância d circuit. A crrente média através da fnte V é btida a partir d cálcul da área da crrente I V (t) apresentada na Fig.. A seguir sã apresentads s cálculs para este prcediment. t t i i () t i () t (.58) 0med Lr Lr Ts Ts t t0 t t I I q t sin t (.59) 0med 0 0 Ts Ts t t0 Cm alguma manipulaçã algébrica, é pssível chegar em (.60). I q I t t t t t 0 cs 0med 0 Ts Ts Ts 0 (.60) Substituind (.), (.9) e (.30) em (.60), cnsegue-se finalmente a equaçã da característica de saída, dada pr. I 0med q Ts q 0 Definind períd de cmutaçã cm segue: Ts (.6) 0 f s (.6) f Substituind entã (.6) em (.6), e chamand de 0 a razã entre as freqüências de cmutaçã (f S ) e de ressnância (f 0 ), btém-se (.63). 0 I q q 0med 0 (.63) Cm base na equaçã (.63), é pssível bter um ábac que representa cmprtament da característica de saída. Este ábac é apresentad na Fig. 3. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 6

53 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Fig. 3 Característica de saída teórica d cnversr buck-bs ressnante..9. Limitações da característica de saída. Para crret funcinament d cnversr n md de cnduçã descntínu e em ressnância, algumas limitações sã impstas a cnversr, que na pratica reduz a curva da característica de saída. Uma primeira limitaçã está relacinada cm a relaçã entre as freqüências de ressnância e de cmutaçã. Para uma determinada relaçã entre f S e f 0, existe um valr mínim de q que pde ser aplicad. Quand este valr fr superad, a cnduçã passa a ser cntínua. O equacinament a seguir fi feit na intençã de bter uma curva que represente esta limitaçã. Partind da idéia de que um períd de cmutaçã pde ser representad pr (.64) e lembrand de (.6), cnsegue-se a relaçã (.65). 3 0 Ts t t (.64) 0 t t 3 0 f f 0 S (.65) Cnsiderand agra que interval de cmutaçã (t, t 3 ) seja nul, pis está se Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 7

54 INSTITUTO DE ELETRÔNICA DE POTÊNCIA trabalhand na cnduçã crítica, que é limite da freqüência de cmutaçã, pde-se rearranjar (.65) cm segue. f S f S f t t f t t t t Buscand agra as relações (.) e (.30), btém-se: f S max f 0 q q arccs q (.66) (.67) (.68) De psse da equaçã (.68), é pssível entã bter a curva da Fig. 4 que representa limite da máxima freqüência de cmutaçã em funçã da freqüência de ressnância. A mínima freqüência de cmutaçã que se tenta adtar na pratica, é em trn de 0kHz, de frma que chaveament nã prduza ruíd audível. Esta freqüência acarreta em uma mínima curva de μ 0, que limita ainda mais a área dispnível n gráfic. Outra limitaçã imprtante que pde ser cncluída facilmente a partir da Fig. é fat de a tensã de saída nunca pder ser superir a tensã de entrada. Na prática, a tensã de saída deverá sempre menr que a tensã de entrada, pis cas iss nã se verifique, as curvas d plan de fase nã se interceptarã, u seja, circuit nã irá funcinar crretamente. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 8

55 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Fig. 4 Relaçã entre a máxima freqüência de cmutaçã e a freqüência de ressnância em funçã de q. Traçand a interseçã das curvas da Fig. 3 e da Fig. 4 btém-se a curva I 0med max indicada na Fig. 5, que representa limite entre a cnduçã descntínua e cnduçã cntínua. Fig. 5 Limite da cnduçã descntínua devid a máxima freqüência de cmutaçã. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 9

56 INSTITUTO DE ELETRÔNICA DE POTÊNCIA.0. Obtençã da característica Buck-Bst. Cm este cnversr leva nme de buck-bst ressnante, será demnstrad que é pssível re-arranjar s terms de sua característica de saída de frma a se bter uma representaçã similar a d cnversr buck-bst tradicinal. Cntud, é interessante ntar que buck-bst ressnante perand n md de cnduçã descntínua tem característica estática semelhante a buck-bst tradicinal perand em cnduçã cntínua. A característica de saída d cnversr tradicinal é dada pr: V V 0 D (.69) D Onde V 0 é a tensã de saída, V é a tensã de entrada e D é a razã cíclica. Partind de (.63), tenta-se islar term q, que representa a relaçã entre a tensã de saída e a tensã de entrada. I0med q (.70) q 0 I q 0 0med q I0med 0 (.7) (.7) I0 Multiplicand numeradr e denminadr pr med 0, btém-se: q 0 I 0med 0 I (.73) 0med 0 Chamand D ', chega-se a (.74) que é idêntica a (.69), cm I 0med esperad. D ' q (.74) D ' Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 0

57 INSTITUTO DE ELETRÔNICA DE POTÊNCIA 3. EXEMPLO DE PROJETO. A fim de cmprvar s resultads btids nas deduções até aqui apresentadas, serã realizads prjet e a simulaçã d cnversr, bem cm a btençã, através de simulaçã, da característica externa d cnversr. Sejam as seguintes especificações de prjet: V = 50V V = 30V I = 5A P = 50W f S = 70kHz 3.. Prjetand para perar cm ptência nminal. Devid às especificações, tem-se: V 30 0,6 V 50 0 q q q Arbitrand uma relaçã entre as freqüências em: f S 0 0,7 f Calcula-se a freqüência de ressnância. f S 0 f0 f0 00kHz 0,7 De psse d valr de f0, é pssível bter uma relaçã para cálcul de Lr e Cr. f Lr Cr Lr Cr Também cm ábac da Fig. 3 é pssível bter valr parametrizad da crrente de saída: I 0med Lr I0med Cr 0, 9 V 3 Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums.

58 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Cm I = I 0med e V é cnhecid, tem-se uma segunda equaçã para cálcul de Lr e Cr. Lg: Cr = 550nF Lr = 4,63μH Lr Cr,9 O temp mínim de cnduçã ds interruptres é dad pr: q arccs t t t t 3,55s Prjetand para perar cm ptência mínima. O cnversr perará cm ptência mínima, quand fr reduzida a freqüência de cmutaçã. Adtand cm limite mínim f S = 0kHz, para nã gerar ruid audível, btem-se a relaçã de freqüências: 0kHz 0 0 0, 00kHz Cm este valr de relaçã, a crrente média parametrizada será: I 0med Cnseqüentemente: E a ptência na carga será: Lr I0med Cr 0,08 V I0med, 34 A P 46,8W Cm estes parâmetrs de prjet, geru-se um circuit n Pspice, qual fi simulad para verificar se realmente acntece que se espera após as deduções teóricas. Na Fig. 6 tem-se ilustrad circuit utilizad para esta implementaçã. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums.

59 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Fig. 6 Circuit implementad n Pspice, para simulaçã. Cm a simulaçã deste circuit, bteve-se plan de fase mstrad na Fig. 7, que cm era esperad, é idêntic a apresentad na Fig.. A partir da simulaçã fram btidas as frmas de nda, apresentadas na Fig. 8, para a situaçã de máxima ptência, calculada anterirmente. Também fi feita uma simulaçã para a situaçã de mínima ptência, cujas frmas de nda btidas estã na Fig. 9. Fig. 7 Plan de fase btid a partir de simulaçã. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 3

60 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Fig. 8 Frmas de ndas para simulaçã na ptência nminal. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 4

61 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Fig. 9 Frmas de ndas para simulaçã na ptência minima. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 5

62 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Cmparand as frmas de nda das Fig. 8 e Fig. 9 cm as apresentadas na Fig., percebe-se que estas estã muit próximas d esperad. Mas é imprtante perceber que a ptência na carga nã é exatamente a prevista em prjet. Em ambs s cass, ela ficu abaix d esperad. Iss se deve a imprecisã ds valres btids d ábac na hra de realizar prjet, bem cm as perdas ns interruptres, e é clar, a imprecisões d sftware de simulaçã. Independente dist verifica-se que err n valr da ptência é sempre menr que 5% d valr esperad. Para a ptência nminal, tem-se um err de aprximadamente 6%, enquant para a ptência mínima, este err se aprxima de 3%. Nas duas situações prpstas, fram realizadas algumas simulações para diferentes valres de tensã de saída, n ansei de levanta a característica de saída d cnversr pr simulaçã. A Fig. 0 trás as curvas teóricas para s valres de μ 0 simulads e trás ainda alguns pnts btids pr simulaçã. Fica clar que existe uma aprximaçã bastante grande entre as curvas. Elas nã cincidem exatamente, devid as errs e imprecisões já apntadas, que levu a uma diferença na crrente média de saída desejada. Fig. 0 Característica de saída teórica e pnts simulads. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 6

63 INSTITUTO DE ELETRÔNICA DE POTÊNCIA 4. CONCLUSÕES. N desenvlviment apresentad, fram mstradas as etapas de funcinament, juntamente cm uma breve descriçã. O equacinament de cada uma delas fi apresentad e também fi btid plan de fase crrespndente. Cm estas infrmações fi pssível bter uma figura ilustrand cmprtament das frmas de ndas de crrente e tensã ns cmpnentes acumuladres de energia e na carga. Também um plan de fase cmplet, ilustrand td funcinament d circuit fi btid. Para cmprvar que este cnversr trata-se de um buck-bst, fi btida a sua característica de saída. Cm um rearranj ds tems desta característica, fi pssível clca-la na frma d buck-bst tradicinal. Cntud, ai invés da razã cíclica ser term variante, neste cnversr, este term é funçã da crrente média e da freqüência de ressnância d circuit. Pr fim, um prjet de um cnversr fi implementad a fim de cmprvar funcinament da estrutura. Pde-se verificar que ela funcinu crretamente e que a sua característica de saída aprximu-se bastante das curvas teóricas traçada. Também plan de fase desta simulaçã fi btid, e verificu-se nvamente que este era similar a encntrad n desenvlviment teóric. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 7

64 INSTITUTO DE ELETRÔNICA DE POTÊNCIA 5. REFERÊNCIAS BIBLIOGRÁFICAS. [] BARBI, IVO & SOZA, FABIANA PÖTTKER DE. Cnversres CC-CC Islads de Alta Freqüência cm Cmutaçã Suave. Flrianóplis, 999. Ediçã ds Autres. [] BARBI, IVO & MARTINS, DENIZAR CRUZ. Cnversres CC-CC Básics Nã Islads. Flrianóplis, 000. Ediçã ds Autres. Títul: Estud d cnversr buck-bst ressnante. Autres: Cícer S. Pstigline e Jsé Flávi Dums. 8

65 INSTITUTO DE ELETRÔNICA DE POTÊNCIA Departament de Engenharia Elétrica Centr Tecnlógic UNIVERSIDADE FEDERAL DE SANTA CATARINA Estud d Cnversr Buck Série Ressnante cm Grampeament da Tensã d Capacitr Ressnante Respnsável pel Estud: Clóvis Antôni Petry (INEP/EEL UFSC) Prfessr Respnsável: Iv Barbi (INEP/EEL UFSC) Julh/000 Caixa Pstal 59, CEP: Flrianóplis - SC Tel. : (048) Fax: (048) Internet:

66 Institut de Eletrônica de Ptência Indice Indice.... Intrduçã Circuit Elétric Equivalente Etapas de Funcinament Frmas de Onda Básicas Equacinament a Etapa a Etapa Característica de Saída Metdlgia e Exempl de Prjet Operaçã cm Ptência Nminal Operaçã cm Ptência Mínima Simulaçã d Cnversr Operaçã cm Ptência Nminal Operaçã cm Ptência Mínima Cnclusã Bibligrafia... 3 Cnversr Buck Série Ressnante cm Grampeament da Tensã d Capacitr Ressnante.

67 Institut de Eletrônica de Ptência 3. Intrduçã Este trabalh tem pr bjetiv estud d cnversr Buck série ressnante cm grampeament da tensã d capacitr ressnante. Cm n cnversr série ressnante cm grampeament da tensã d capacitr ressnante apresentad n Cap. III de [], a característica de saída d cnversr em estud é ptência cnstante. A tensã sbre capacitr ressnante é cnhecida e limitada n valr da fnte de tensã de entrada. Assim, elimina-se incnveniente d cnversr série ressnante apresentad n Cap. II de [], n qual a tensã sbre capacitr ressnante, para cnduçã cntínua atinge alts valres. Um incnveniente d cnversr hra em estud é nã ter-se característica de saída de fnte de crrente, que muitas vezes pde ser desejável. O cnversr em estud nã utiliza transfrmadr, perdend-se assim uma característica imprtante que é a islaçã entre a entrada e a saída. Na Fig. tem-se circuit elétric d cnversr série ressnante cm grampeament da tensã d capacitr ressnante. S L + Vi C D + V - C D - S Fig. - Cnversr Série Ressnante cm Grampeament da Tensã d Capacitr Ressnante. A seguir serã apresentadas as etapas de funcinament d cnversr, equacinament e plan de fase de cada etapa. Realizar-se-á levantament da característica de saída para cm esta, apresentar-se a metdlgia e prjet de um cnversr e simulaçã para cmprvaçã ds resultads btids. Cnversr Buck Série Ressnante cm Grampeament da Tensã d Capacitr Ressnante.

68 Institut de Eletrônica de Ptência 4. Circuit Elétric Equivalente O circuit riginal d cnversr apresentad na Fig. pde mdificad, facilitand a análise das etapas de funcinament d mesm, bem cm equacinament matemátic. Na Fig. tem-se a chave S cnduzind. Mstra-se nesta figura sentid da crrente para esta etapa de funcinament, e também arbitra-se plaridade para as tensões relevantes a equacinament apresentad a seguir. Iv S L + - Vi + Vc - + Vc - il C ic C ic il D D il + - Vl il + - V S Fig. - Circuit para S cnduzind. Para a malha externa pde-se escrever: dil Vi V L Vc (Eq. ) dt Para a malha interna tem-se: dil L V Vc 0 (Eq. ) dt Smand-se a (Eq. ) cm a (Eq. ) e dividind-se pr dis tem-se: Vi dil Vc Vc V L (Eq. 3) dt Da malha ds capacitres e da fnte de entrada tem-se: Vi Vc Vc (Eq. 4) Derivand-se a (Eq. 4) e multiplicand-se pr C/ tem-se: C dvc C dvc 0 (Eq. 5) dt dt Da (Eq. 5) pde-se escrever que: Cnversr Buck Série Ressnante cm Grampeament da Tensã d Capacitr Ressnante.

69 Institut de Eletrônica de Ptência 5 ic ic (Eq. 6) Fazend-se smatóri das crrentes n nó tem-se: ic il ic 0 (Eq. 7) Usand-se a (Eq. 6) na (Eq. 7) tem-se: il ic ic (Eq. 8) Pde-se escrever entã as tensões ns capacitres: Vc icdt il dt (Eq. 9) C / C / Vc icdt il dt (Eq. 0) C / C / Substituind-se a (Eq. 9) e a (Eq. 0) na (Eq. 3) tem-se: Vi V L dil dt C ildt (Eq. ) Da (Eq. ) pde-se desenhar circuit elétric equivalente, mstrad na Fig. 3. Prtant circuit da Fig. pde ser redesenhad cnfrme mstrad na Fig. 4. C + Vc - + Vl - L il + Vi/ + V - - Fig. 3 - Circuit Elétric Equivalente. S L il + Vi/=V D + Vl Vc + + V + Vi/=V C D - - S Fig. 4 - Circuit Equivalente d Cnversr Série Ressnante cm Grampeament da Tensã n Capacitr Ressnante. Cnversr Buck Série Ressnante cm Grampeament da Tensã d Capacitr Ressnante.