Notas de Aula TE050 - ELETRÔNICA DIGITAL I. Parte 2 Circuitos Digitais

Transcrição

1 UNIVERIE FEERL O PRNÁ ETOR E TENOLOGI EPRTMENTO E ENGENHRI ELÉTRI Notas de ula TE5 - ELETRÔNI IGITL I Parte 2 rcutos gtas demar Luz Pastro 27

2 ELETRÔNI IGITl I IRUITO OMINIONI 5. Introdução Os crcutos dgtas de um modo geral odem ser dvddos em três categoras rncas: rcutos ombnaconas (ou ombnatóros) rcutos eqüencas rcutos Processados rcutos ombnaconas: são crcutos dgtas em que os snas de saída deendem únca e exclusvamente das combnações dos snas resentes nas entradas do crcuto em um nstante qualquer. Os crcutos combnaconas não ossuem nenhum to de armazenamento de dados(memóra), ou seja, as saídas não deendem de nenhum estado anteror do crcuto. Os crcutos combnaconas são comostos somente or ortas lógcas. Exemlos de crcutos combnaconas: odfcador ecodfcador omador omarador Gerador de ardade Multlexador emultlexador rcutos eqüêncas: outra categora de crcutos dgtas são os que ossuem realmentação, ou seja, o snal de saída deende não somente dos valores atuas dos snas de entrada, mas também dos valores de estados anterores do crcuto. Estes crcutos são denomnados crcutos seqüencas. Os crcutos seqüencas ossuem, além de ortas lógcas, algum to de dsostvo de armazenamento (memóra). Exemlos de crcutos seqüencas: ontador Regstrador ontrolador Máquna de Estados rcutos Processados: os crcutos rocessados são aqueles que ncororam algum to de rocessador, que ode ser um mcrorocessador, mcrocontrolador ou P. rgor os crcutos rocessados são comostos or crcutos combnaconas e crcutos seqüencas. 5.2 lcação de um stema gtal onsderemos como exemlo ncal, o rojeto de um stema gtal (rcuto ombnaconal) ara controlar a lumnação, o ar-condconado e o aconamento do alarme em uma sala, a artr de snas de entrada gerados or um conjunto de sensores. O dagrama esquemátco do sstema está mostrado na fgura abaxo: demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

3 ELETRÔNI IGITl I 3 ensor Temeratura T IL Ilumnação ensor bertura ensor Presença ensor Lumnosdade P L stema gtal R L r ondconado larme Os valores lógcos dos snas gerados elos sensores são: ensor de Temeratura: =, se temeratura > 22 T =, se temeratura 22 ensor de bertura: ensor de Presença: ensor de Lumnosdade: =, =, =, P =, =, L =, orta/janela aberta orta/janela fechada alguma resença nnguém resente luz sufcente luz nsufcente s condções estabelecdas ara aconamento dos dsostvos são: a) e a temeratura da sala for > 22º e as ortas e janelas estverem fechadas e houver alguém resente na sala, o ar condconado deve ser lgado; b) e a lumnosdade for nsufcente e houver alguém resente na sala, a lumnação deve ser lgada; c) e houver alguma janela ou orta aberta e não houver nnguém resente na sala, o alarme deve ser aconado. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

4 ELETRÔNI IGITl I 4 s tabelas verdade ara as saídas do sstema roosto estão mostradas abaxo: T P L IL R L s funções lógcas são, resectvamente: IL = Σ(2,6,,4) R = Σ(,) L = Σ(4,5,2,3) Utlzando o maa de Karnaugh ara encontrar a exressão mínma das funções, temos: T T T P L P L P L IL = P L R = T P L = P demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

5 ELETRÔNI IGITl I 5 O crcuto combnaconal que realza as funções encontradas acma é o segunte: T P L IL R L mlementação físca do crcuto ode ser feta de váras maneras: Projeto de crcuto um ntegrado esecífco (mcroeletrônca) Utlzação de sostvo de Lógca Programável (PL) Montagem do crcuto a artr de comonentes dscretos Exemlos de comonentes dscretos dsoníves comercalmente: Níves Lógcos 74xx/4: 4 ortas NN de 2 entradas 74xx2/4: 4 ortas NOR de 2 entradas 74xx4/449: 6 ortas NÃO 74xx8/48: 4 ortas E de 2 entradas 74xx/423: 3 ortas NN de 3 entradas 74xx/473: 3 ortas E de 3 entradas 74xx2/42: 2 ortas NN de 4 entradas 74xx2/482: 2 ortas E de 4 entradas 74xx27/425: 3 ortas NOR de 3 entradas 74xx3/468: orta NN de 8 entradas 74xx32/47: 4 ortas OU de 2 entradas 74xx86/47: 4 ortas XOR 74xx266/477: 4 orta XNOR (Equvalênca) Nos crcutos dgtas, os dos valores ossíves ara as varáves lógcas são reresentados or dos níves dferentes de tensão. Em uma lógca ostva, o bt é reresentado or um nível alto de tensão, enquanto o bt é reresentado or um nível baxo de tensão. ssm: Tensão alta (hgh) =, Tensão baxa (low) = Os níves de tensão utlzados ara reresentar os valores lógcos e são chamados níves lógcos. Numa stuação deal, um nível de tensão reresenta a condção alta e outro nível de tensão reresenta a condção baxa. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

6 ELETRÔNI IGITl I 6 Na rátca, a condção alta é reresentada or um valor de tensão stuado entre um valor mínmo e um valor máxmo esecfcado ara aquela condção. a mesma forma, a condção baxa é reresentado or um valor de tensão entre o mínmo e o máxmo esecfcado. Na fgura abaxo, está reresentada esta stuação: Níves Lógcos VH max Tensão alta bt VH mn VL max Indefndo Tensão baxa bt VL mn Os valores VH Max, VH mn, VL max e VL mn deendem da tecnologa utlzada no crcuto Níves Lógcos ara a famíla TTL Para os dsostvos da famíla TTL, os valores lmtes dos níves lógcos estão mostrados na fgura abaxo: Níves Lógcos TTL 5,V VIH max 5,V VOH max VIH VIL 2,V,8V,V Nível alto - Indefndo Nível baxo - VIH mn VIL max VIL mn VOH VOL 2,4V,4V,V Nível alto - Indefndo Nível baxo - VOH mn VOL max VOL mn ENTR Í Níves Lógcos ara a famíla MO onsderando uma tensão de almentação de 5V, os valores lmtes dos níves lógcos ara os dsostvos da famíla MO estão mostrados na fgura abaxo: demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

7 ELETRÔNI IGITl I 7 Níves Lógcos MO 5,V VIH max 5,V VOH max VOH Nível alto - 4,9V Nível alto - VOH m VIH 3,5V VIH mn Indefndo Indefndo,5V VIL max VIL,V Nível baxo - VIL mn VOL,V,V Nível baxo - VOL max VOL mn ENTR Í nas gtas Os snas dgtas são reresentados or seqüêncas de ulsos retangulares, nos quas um valor alto de tensão reresenta o bt e um valor baxo de tensão reresenta o bt. Pulso Postvo: Pulso Negatvo: Nível alto Nível alto t t Nível baxo t t Nível baxo orda Postva orda Negatva orda Negatva orda Postva aracterístcas do Pulso: 9% t W Largura do ulso 5% mltude % t r t f Temo de subda Temo de descda demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

8 ELETRÔNI IGITl I 8 Trem de ulsos eródco: T Período f = / T T = / f Relação de trabalho (uty cle) de um ulso eródco é defnda ela relação entre a largura do ulso t W e o eríodo, em ercentagem. Relação de trabalho (uty ccle) = (t W / T) (%) Exemlo: No ulso eródco abaxo, determnar: a) Período b) Freqüênca c) Relação de trabalho ms Período: T = ms Frequênca: f = / T = / -3 = Hz Relação de trabalho = (t W / T) = ( -3 / -3 ) = % Trem de ulsos não eródco: Um trem de ulsos não eródcos reresenta uma seqüênca de snas dgtas aleatóros, sem nenhum to de erodcdade. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

9 ELETRÔNI IGITl I rcutos ombnaconas áscos O rojeto de sstemas dgtas ode ser feto a artr de módulos construtvos báscos, os quas realzam as funções mas comuns resentes nos sstemas dgtas, tas como: codfcação, decodfcação, soma, multlexação, demultlexaçao, etc. Neste tóco serão analsados os rncas módulos construtvos báscos odfcadores Um codfcador é um crcuto combnaconal, cujo objetvo é transformar uma entrada qualquer, como or exemlo, o ato de ressonar uma tecla ou um botão, em um códgo bnáro. uonha um anel de trabalho, com um barramento de quatro lnhas dentfcadas or,, e, contendo snas dgtas que, conforme vsto anterormente são reresentados or níves de tensão alto ( ) ou baxo ( ). eseja-se rojetar um codfcador que roduza um valor bnáro de a 4, de acordo com a lnha do anel que estver atvada num determnado nstante, sendo = e = OIFI- OR 2 náro Na saída do codfcador devemos ter o valor bnáro corresondente à lnha de entrada que estver atvada, consderando que 2 é o dígto mas sgnfcatvo e o dígto menos sgnfcatvo do códgo bnáro: Entrada atvada 2 Para o rojeto do codfcador, odem ser consderadas dferentes alternatvas, conforme mostrado a segur odfcador com entradas mutuamente exclusvas onsderando essa condção ara o rojeto do codfcador, é assumdo que, uma e somente uma das entradas está atvada em um determnado nstante, ou seja, não exste a ossbldade de não haver nenhuma lnha atvada ou mas de uma lnha estarem atvadas smultaneamente. tabela verdade ara o codfcador é: demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

10 ELETRÔNI IGITl I 2 x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x Utlzando o maa de Karnaugh ara determnar as funções, temos: ( 2 ) ( ) ( ) x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x 2 = = + = + O crcuto combnaconal que realza a codfcação está mostrado abaxo: odfcador com ossbldade de mas de uma entrada atvada Nessa alternatva ara o rojeto do codfcador é assumdo que odem haver stuações em que nenhuma das lnhas de entradas esteja atvada, ou mas de uma lnha de entrada seja atvada smultaneamente. Para o caso de não haver nenhuma lnha atvada ou mas de uma lnha atvada smultaneamente, é assumdo que a saída do decodfcador deve ser zero. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

11 ELETRÔNI IGITl I tabela verdade ara o decodfcador neste caso, é: Entrada atvada 2 Outras stuações 2 ( 2 ) ( ) ( ) 2 = = + O crcuto combnaconal corresondente é: = + 2 demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

12 ELETRÔNI IGITl I odfcador com rordade Nessa alternatva ara o rojeto do codfcador é assumdo que odem haver stuações em que nenhuma das entradas esteja atvada, ou mas de uma entrada atvada smultaneamente. aso nenhuma das lnhas de entrada esteja atvada, a saída do decodfcador deve ser zero. aso mas de uma lnha esteja atvada smultaneamente, a saída do codfcador corresonde ao estado da lnha de mas alta rordade que está atvada. Para o rojeto do codfcador, vamos consderar que a lnha de mas alta rordade é e a de mas baxa rordade é. tabela verdade ara o decodfcador neste caso, é: Entrada atvada 2 Nenhuma E 4 E 3 E 2 E 2 Maa dekarnaugh ara as funções: ( 2 ) ( ) ( ) = 2 = + = + demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

13 ELETRÔNI IGITl I 3 O crcuto corresondente é: ecodfcadores O decodfcador é um crcuto combnaconal cuja fnaldade é transformar um códgo bnáro qualquer, em outra forma de reresentação. onsdere como exemlo, um anel de servço no qual exste um conjunto de 8 leds, numerados de a 7, e um barramento com as lnhas, e, no qual está resente um valor bnáro de a 7, sendo o dígto mas sgnfcatvo. eseja-se snalzar o led corresondente ao valor bnáro resente no barramento. Por exemlo, se o valor resente no barramento for, o led de número do anel deverá acender, se o valor resente no barramento for, o led de número 5 deverá acender e assm sucessvamente ara os demas valores. náro Tabela verdade: EOI- FIOR L L L 2 L 3 L 4 L 5 L 6 L 7 L L L 2 L 3 L 4 L 5 L 6 L onjunto de LEs demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

14 ELETRÔNI IGITl I 4 s funções corresondentes são: L = L = L2 = L3 = L4 = L5 = L = 6 L7 = O crcuto corresondente está mostrado abaxo: L L L2 L3 L4 L5 L6 Obs.: É nteressante observar que cada uma das saídas do decodfcador acma, corresonde à um mnterm da função. Portanto, o crcuto ode ser consderado um gerador de mnterms. L ecodfcador Gray - náro onsdere um codfcador(encoder), que a artr de snas de entrada gera dados no códgo Gray. uonha que ara utlzar os dados gerados elo encoder, é necessáro uma conversão dos mesmos ara o códgo bnáro. Projetar o decodfcador ara efetuar esta conversão, conforme o dagrama esquemátco mostrado abaxo. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

15 ELETRÔNI IGITl I 5 3 Entrada ENOER EOI- FIOR 2 Gray náro Tabela verdade: 3 2 ( 3 ) ( 2 ) = 3 2 = + = demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

16 ELETRÔNI IGITl I 6 ( ) ( ) = = = = O crcuto corresondente é: ecodfcador ara slay de 7 egmentos O dslay de 7 segmentos é comosto or 7 dodos emssores de luz (LE), dentfcados como a, b, c, d, e, f, g, e dsostos conforme a fgura (a) abaxo: f a g b ecodfcador R Vcc R e d (a) c (b) ecodfcador O aconamento de cada um dos leds do dslay ode ser feto, através de um decodfcador, de duas maneras, conforme as fguras (b) e (c) acma. (c) demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

17 ELETRÔNI IGITl I 7 Na confguração (b) o led aaga quando o nível do snal na saída do decodfcador for baxo(bt ) e acende quando o nível do snal for alto(bt ). Na confguração (c) o led acende quando o nível do snal na saída do decodfcador for baxo (bt ) a aaga quando o nível do snal for alto(bt ). onsderando as duas formas de aconamento do LE, o dslay de 7 segmentos ode estar na confguração anodo comum ou catodo comum, conforme mostrado na fgura abaxo: Vcc (nodo comum) a (atodo comum) a b b c c d d e e f f g g Exemlo: Projetar um decodfcador do códgo bnáro de 4 bts ara dslay de 7 segmentos, catodo comum. Para cada valor bnáro na entrada, o dslay deverá mostrar o dígto equvalente do sstema hexadecmal. É necessáro que exsta uma saída no decodfcador ara aconar cada um dos leds do dslay, conforme mostrado no dagrama esquemátco abaxo: náro a b c d e f g s saídas estão dentfcadas com as mesmas letras do led que deve ser aconado. s tabelas verdades ara as sete saídas do decodfcador estão aresentadas a segur: a b c d e f g demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

18 ELETRÔNI IGITl I 8 s funções são:: a = (,2,3,5,6,7,8,9,,2,4,5) b = (,,2,3,4,7,8,9,,3) c = (,,3,4,5,6,7,8,9,,,3) d = (,2,3,5,6,8,9,,2,3,4) e= (,2,6,8,,,2,3,4,5) f = (,4,5,6,8,9,,,2,4,5) g = (2,3,4,5,6,8,9,,,3,4,5) s exressões mínmas ara as funções são: (a) (b) a = b = (c) (d) c = d = demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

19 ELETRÔNI IGITl I 9 (e) (f) (g) e = f = g = demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

20 ELETRÔNI IGITl I 2 Projeto alternatvo: (a) (b) a = b = (c) (d) c = d = (e) (f) (g) e = f = g = demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

21 ELETRÔNI IGITl I omarador O comarador é um crcuto que tem or fnaldade, realzar a comaração entre duas alavras de n bts, ndcando na saída o relaconamento (do onto de vsta de valores) entre estas duas alavras. eja or exemlo, o rojeto de um crcuto comarador, que realza a comaração de duas alavras de um bt cada uma ( e ), roduzndo uma saída, sendo: OMP ROR =, se as duas alavras forem guas; =, se as duas alavras forem dferentes. tabela verdade e a função e o crcuto corresondente ara a saída são: = + = lterando a esecfcação do comarador, de modo que a saída seja: =, se as duas alavras forem guas; =, se as duas alavras forem dferentes. tabela verdade e a função e o crcuto corresondente ara a saída são: = + = onsdere agora, o rojeto de um crcuto ara comarar duas alavras de 2 bts e, roduzndo uma saída com as seguntes característcas: OMP ROR =, se as duas alavras forem guas; =, se as duas alavras forem dferentes. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

22 ELETRÔNI IGITl I 22 tabela verdade ara a saída é: função ara a saída é: = Σ(,5,,5) = Reresentando de outra forma: = ( = ( = ( + + ) + ( )( ) + ( ) = ( ) + )( ) ) rcuto do omarador: Exercíco: Projetar um comarador ara duas alavras de 4 bts e, roduzndo uma saída sendo: =, se as duas alavras forem guas; =, se as duas alavras forem dferentes. Por analoga com o desenvolvmento do comarador ara duas alavras de 2 bts vsto acma, a função corresondente a um comarador ara duas alavras de 4 bts é: O crcuto corresondente é: = ( 3 3 )( 2 2 )( )( ) demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

23 ELETRÔNI IGITl I 23 Nos comaradores vstos até aqu, a saída ndca smlesmente se as duas alavras comaradas são guas ou dferentes. Exstem stuações em que se deseja conhecer também qual das duas alavras é maor ou menor do que a outra. Nessa stuação, além da saída que ndca se as duas alavras são guas ( = ), deve exstr uma saída ara ndcar se > e outra ara ndcar se <. omarador ara alavras de um bt: OMPR OR > = < aídas do comarador: (>) = se > ; (=) = se = ; (<) = se < ; s tabelas verdade ara as três saídas são: > = < s funções corresondentes são: ( > ) = ( = ) = ( < ) = rcuto do comarador: > = < omarador ara alavras de 2 bts: > OMPR OR = < demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

24 ELETRÔNI IGITl I 24 Tabelas verdade: > = < Funções: (=) = Σ(,5,,5) (>) = Σ(4,8,9,2,3,4) (<) = Σ(,2,3,6,7,) ssm: ( = ) = ( )( ) ( > ) = + + ( < ) = + + Reresentando as funções de outra forma: rcuto: ( > ) = = = ( < ) = + + ( + ( ) ) = + ( ) + = + ( + ) > = < demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

25 ELETRÔNI IGITl I Multlexador Um multlexador dgtal é um crcuto que ossu N entradas e selecona uma delas, em um determnado nstante, ara transferr ara a saída. Este rocesso é denomnado multlexação. seleção de qual entrada deverá ser transferda ara a saída é feta através de entradas de seleção, também chamadas de entradas de endereço. O multlexador atua como uma chave de múltlas osções controlada dgtalmente, de modo que o valor dgtal alcado às entradas de seleção defne qual entrada de dados será comutada ara a saída. Na fgura abaxo, está reresentado um multlexador com duas lnhas de entrada. E E MUX (aída) Entrada de seleção O número de lnhas de entrada que odem ser seleconadas é 2 n, onde n é o número de entradas de seleção dsoníves. No multlexador mostrado acma, com duas entradas, é necessára somente uma entrada de seleção (). uando =, o conteúdo da entrada E é transferdo ara a saída e, quando =, o conteúdo da entrada E é transferdo ara a saída. tabela verdade que reresenta a oeração do multlexador é: E E função corresondente à saída é: = E + E O crcuto corresondente ao multlexador está mostrado na fgura abaxo: E E Observa-se no crcuto acma que somente uma das duas ortas N está habltada ara cada um dos valores da entrada de seleção, dexando assar o resectvo snal de entrada ara a saída. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

26 ELETRÔNI IGITl I 26 onsdere agora um multlexador com duas entradas de seleção ( e ), com caacdade ortanto, de seleconar uma dentre quatro lnhas de entrada. O dagrama esquemátco do multlexador está mostrado na fgura abaxo: E 3 E 2 E MUX E Tabela verdade: E E E 2 E 3 Função ara a saída : = E + + E + E2 E3 O crcuto é: E E E2 E3 Multlexador com entrada de habltação Exstem stuações em que é necessáro controlar a atuação multlexador. Este rocedmento é denomnado de Habltar ou esabltar o crcuto. uando o crcuto está habltado, ele resonde normalmente aos snas de entrada, de acordo com sua funconaldade. uando o crcuto está desabltado, ele não resonde aos snas de entrada, ou seja, não executa a função ara o qual fo rojetado. No multlexador de duas entradas cujo dagrama esquemátco está mostrado abaxo, a entrada H hablta o funconamento do crcuto. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

27 ELETRÔNI IGITl I 27 Para H = o crcuto está habltado a realzar a oeração de multlexação. Para H = o crcuto está desabltado e a saída é semre, ndeendente dos snas de entrada. H E MUX E rcuto do multlexador com Habltação: H E E emultlexador O demultlexador é um crcuto que executa a função nversa do multlexador, ou seja, recebe dados a artr de uma únca lnha de entrada e transfere, seletvamente, ara váras lnhas de saída (uma de cada vez), que são seleconadas a artr das entradas de seleção. E EMUX O snal resente na lnha de entrada (E) será transferdo ara a lnha de saída ou, em função do valor da entrada de seleção (), conforme mostrado na tabela: demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

28 ELETRÔNI IGITl I 28 E s funções ara e são: = = E E O crcuto que realza a oeração de demultlexação está mostrado abaxo: E Para um demultlexador com 4 lnhas de saída (2 entradas de seleção) temos: 2 3 E E E = = = = E E E E rcuto: E 2 3 demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

29 ELETRÔNI IGITl I omador náro Meo omador (Half dder): Um meo somador (half adder) é um crcuto que realza a soma artmétca de dos bts. O crcuto ossu duas saídas, sendo uma corresondente à soma dos dos bts ()e outra corresondente ao va um (arry). MEIO OMOR (oma) (Va um) Tabelas verdade ara as saídas () e (): Funções: = + = = soma artmétca de dos bts é ortanto, uma oeração OU-Exclusvo. O crcuto é: omador comleto (Full dder): Na soma de dos números bnáros com n bts, são somados os bts coluna a coluna, com os dígtos menos sgnfcatvos somados rmero. soma de cada ar de bts gera um bt de soma () e um bt de va um () como fo vsto acma. Para a soma do rmero ar de bts (menos sgnfcatvo), ode ser utlzado um meo somador, vsto que só exstem dos bts a serem somados. Na soma segunte orém, é necessáro somar três bts: os dos bts dos números a serem somados mas o bt de va um da soma anteror. mesma stuação ocorre com as colunas subseqüentes. Para estas somas, o meo somador não é adequado. É necessáro neste caso, um crcuto com caacdade ara somar três bts. Este crcuto é chamado somador comleto (full adder). demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

30 ELETRÔNI IGITl I 3 OMOR OMPLETO o tabela verdade ara o somador comleto é: s funções são: o = = ( ) + = ( ) + = = ( + ) + ( + ) rcuto o crcuto corresondente ao somador comleto é: o omador o o demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

31 ELETRÔNI IGITl I omador bnáro aralelo O somador bnáro aralelo é obtdo através do cascateamento de somadores comletos. ada somador comleto é resonsável ela soma de um ar de bts (coluna) dos números bnáros a serem somados. O va um de uma soma se roaga ara o somador segunte, onde é somado com o róxmo ara de bts o3 omador o 3 o2 omador o 2 o omador o o omador o omador bnáro aralelo com va um antecado No somador bnáro aralelo vsto acma, embora a soma seja feta em aralelo, com cada ar de bts sendo somados or um somador comleto, o resultado fnal da soma somente estará comleto deos que o va um se roagar or toda a cadea de somadores. e magnarmos um somador ara um grande número de bts, 64 bts or exemlo, este temo de roagação do va um ode ser sgnfcatvo. Uma forma de evtar esta roagação é antecar o bt de va um ara todos os somadores, de modo que o bt de va um esteja dsonível a todos os somadores smultaneamente. onsdere um somador comleto: o omador o função ara o va um é: = + + ou = + ( + ) Va exstr um va um na saída de um somador qualquer, se este va um for gerado no somador ou se for roagado através do mesmo. arcela reresenta a condção em que o va um é gerado no somador, e será reresentada or g =. arcela ( + ) reresenta a condção em que o va um é roagado elo somador, e será reresentada or = +. ssm o va um de um somador é, = + o g demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

32 ELETRÔNI IGITl I 32 demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27 onsdere agora, o somador aralelo: o omador o omador o omador o omador o g = g = g = g = = = + = + = condção ara que haja um bt de va um em cada um dos somadores é: No somador : g o ) ( + + = + + = + = omador : g g g g g o ) ( + + = + + = + = omador 2: g g g g g g g o ) ( = = + = omador 3: g g g g g g g g g o ) ( = = + = Utlzando a lógca acma, todos os bt de va um estarão dsoníves nas entradas de cada um dos somadores smultaneamente, elmnando assm o temo de roagação do va um.

33 ELETRÔNI IGITl I 33 omador bnáro de 4 bts com va um antecado g g g2 2 omador omador omador omador 2 3 g3 3 demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

34 ELETRÔNI IGITl I ubtrator bnáro Uma oeração de subtração de dos números ode ser realzada através de uma soma, trocando-se o snal do subtraendo. ssm, a oeração - ode ser realzada através da oeração + (-). Lembrando que, no sstema bnáro, um número negatvo é reresentado através de seu comlemento de dos, e que, o comlemento de dos de um número bnáro é obtdo negando número e adconando, temos: = + ( ) = + + esta forma, é ossível utlzar um somador ara efetuar uma subtração ( - ), comlementando a entrada e somando. Para somar, basta fazer = no rmero somador da cadea. = omador o o Para se obter um subtrator ara números bnáros de n bts, basta lgar em cascata n subtratores. Na fgura abaxo é mostrado um crcuto subtrator de ara números bnáros de 4 bts. = omador o omador o omador o omador o o través da mlementação de uma lógca adconal ao crcuto, é ossível construr um crcuto que execute ambas as oerações, de soma e de subtração. O crcuto mostrado na fgura abaxo, executa as oerações de soma e de subtração de dos números bnáros de 4 bts. oeração a ser executada é seleconada através da entrada OP. OP =, o crcuto realza a soma + ; OP =, o crcuto realza a subtração -. omo se observa, exste um multlexador na entrada de cada um dos somadores. e OP =, a entrada de cada somador é a róra entrada x e =, o que caracterza uma oeração de soma. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

35 ELETRÔNI IGITl I 35 rcuto omador/ubtrator OP OP =, oma OP =, ubtração E E MUX E E MUX E E MUX E E MUX omador o omador o omador o omador o o 3 2 e OP =, a entrada de cada somador é subtração. x e =, o que caracterza uma oeração de Uma forma alternatva de mlementar um crcuto somador/subtrator está mostrada na fgura abaxo. OP OP =, oma OP =, ubtração omador o omador o omador o omador o o ondção de estouro (overflow) omo já fo vsto, quando é utlzado o comlemento de dos ara a reresentação de números bnáros negatvos, os valores lmtes que odem ser reresentados são: -2 n- N 2 n- - onde: n é o número de bts utlzados ara reresentar o número. ualquer oeração artmétca cujo resultado esteja fora destes lmtes, roduz uma condção de estouro (overflow). aso sto ocorra, o resultado da oeração é um número bnáro que não reresenta o resultado correto da oeração. É mortante, na maora dos casos, que uma condção de overflow ossa ser detectada, evtando assm o uso nadvertdo de resultados nváldos. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

36 ELETRÔNI IGITl I 36 ob o onto de vsta dos valores resentes na entrada do somador, exstem duas stuações em que uma condção de overflow ode ocorrer: a) oma de dos números ostvos, cujo resultado seja maor que 2 n- - b) oma de dos números negatvos, cujo resultado seja menor que -2 n- Em ambos os casos, o bt de snal va estar ncorreto. onsdere um somador bnáro aralelo com n estágos, conforme mostrado na fgura abaxo: n- n- omador o n omador o on- n- o Na tabela verdade abaxo, estão reresentadas todas as ossbldades que odem ocorrer no últmo estágo (n-) do somador, lembrando que, os bts n- e n- são resectvamente os bts de snal dos números e, enquanto o bt n- é o bt de snal da soma dos dos números. n- n- n- n- outn- OV través da tabela verdade é ossível observar que uma condção de overflow ocorre somente em duas stuações: oma de dos números ostvos, com resultado negatvo ( n = ); oma de dos números negatvos, com resultado ostvo ( n = ) ssm, a exressão lógca ara a condção de overflow é: OV = n n n + n n n ou, se tvermos acesso ao bt de carry de entrada do últmo somador: OV = n outn demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

37 ELETRÔNI IGITl I IRUITO E MEMÓRI té esse onto, foram estudados os crcutos combnaconas, nos quas a resosta do crcuto deende somente dos níves lógcos dos snas de entrada em determnado nstante. Nos crcutos denomnados seqüencas, a resosta do mesmo deende dos níves lógcos dos snas de entrada e também do estado anteror do crcuto. Para que seja ossível determnar qual era o estado anteror do crcuto, é necessáro armazenar esse estado, sendo necessáro um elemento adconal que é o crcuto de memóra. forma mas básca de mlementar um crcuto lógco de memóra é conhecda como latch, que sgnfca, em ortuguês, trnco ou ferrolho. O crcuto mostrado na fgura abaxo, comosto or um ar de ortas nversoras (NÃO) acoladas, forma a estrutura básca do crcuto denomnado latch estátco. omo é ossível observar, a saída da rmera orta é lgada à entrada da segunda e a saída da segunda é lgada à entrada da rmera. ' em ntervenção externa, o latch ermanece ndefndamente em uma de duas ossíves stuações, denomnadas estados. e =, ' = e =, ' = O latch é ortanto, um crcuto cuja fnaldade é armazenar um bt, sendo ortanto o dsostvo básco de armazenamento de dados (memóra). Pode-se também construr latchs com ortas NOR ou com ortas NN Latch -R com ortas NOR onsdere o crcuto abaxo, comosto or duas ortas NOR. entrada é uma das entradas da orta P2 e a entrada R é uma das entradas da orta P. saída da orta P () é a segunda entrada da orta P2 e a saída da orta P2 ( ) é a segunda entrada da orta P. R P P2 ' x y x + y artr da tabela verdade da oeração lógca NOR, mostrada acma, é ossível construr a tabela verdade ara as saídas e do crcuto corresondente ao latch. Para a construção da tabela verdade é necessáro analsar as entradas do crcuto (R e ), bem como o estado anteror do crcuto, ou seja, qual o era valor das saídas e antes de alcar os snas nas entradas R e. uonha que em determnado nstante, as entradas sejam = R = e que as saídas do crcuto sejam = e =. Na orta P tem-se as entradas R = e = roduzndo uma saída =. Na orta P2 tem-se as entradas = e = roduzndo uma saída =. Enquanto não houver nenhuma ntervenção externa, o crcuto ermanece nesse estado. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

38 ELETRÔNI IGITl I 38 uonha agora, que haja um ulso ostvo com determnada duração, na entrada, ou seja, durante um ntervalo de temo a entrada estará no nível lógco, voltando aós esse temo, novamente ara o nível lógco. O nível lógco na entrada, forçará uma saída =. om sso, na orta P tem-se R = e =, fazendo com que a saída da orta P seja levado ao nível. o térmno do ulso na entrada, tem-se novamente =. Na orta P tem-se as entradas R = e = roduzndo uma saída =. Na orta P2 tem-se as entradas = e = roduzndo uma saída =.Esse estado ermanece até que um novo snal seja atvado externamente através das entradas e R. tabela verdade comleta ara o crcuto está mostrada abaxo, onde crcuto no estado anteror (antes do ulso na entrada) e estado atual, ou seja, aós o ulso na entrada. R f Não rec. Não rec. f e f e ndcam as saídas do f ndcam as saídas do crcuto no nalsando a tabela, observa-se que exstem quatro stuações dstntas, e ode-se ortanto resumr a tabela a estas quatro ossbldades. R f f Não rec. smbologa utlzada ara reresentar o latch -R com ortas NOR é: et Latch -R aída reta Reset R ' aída Inversa demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

39 ELETRÔNI IGITl I 39 No dagrama de temo abaxo, tem-se um exemlo do funconamento do latch -R com ortas NOR: R???????? Latch R com ortas NN Um latch R também ode ser obtdo a artr de ortas NN, utlzando-se uma confguração dêntca à do latch vsto anterormente. R ' x y xy artr da tabela verdade da oeração NN mostrada acma, ode-se obter a tabela verdade ara as saída e do crcuto corresondente ao latch. R demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27 f Não rec. Não rec. tabela verdade do lacth ode ser reduzda ara aenas quatro stuações: R f f Não rec.. f

40 ELETRÔNI IGITl I 4 smbologa ara reresentar o latch R com ortas NN é: et Latch-R aída reta Reset R ' aída Inversa No dagrama de temo abaxo tem-se um exemlo do funconamento do latch R com ortas NN: R???????? 6.3 Latch ontrolado Exstem stuações, em que é desejável nbr a mudança de estado do latch enquanto as entradas e R estão sendo alteradas. Para sto, é necessáro um snal adconal de controle, de tal modo que, quando e R estverem establzados, este snal de controle é atvado ara habltar o latch a resonder aos novos valores de e R. Um latch com este to de funconaldade é denomnado latch R controlado. Na fgura abaxo é mostrada a reresentação de um latch controlado com ortas NN. Observe que a confguração de ortas à dreta, corresonde a um latch R com ortas NN, vsto anterormente. ' R R' ' Tabela verdade ara o latch controlado está mostrada abaxo. omo ode-se observar ela tabela verdade, quando a entrada (entrada de controle) está no nível baxo (), o latch está desabltado, ou seja, não resonde à nenhuma alteração que venha a ocorrer nos snas de entrada e R. uando o snal de controle () está no nível alto (), o latch tem o mesmo comortamento de um latch -R comum. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

41 ELETRÔNI IGITl I 4 R R f Não Rec. Não Rec. Tabela verdade resumda e a smbologa ara o latch -R controlado, são mostradas abaxo: f R f f x x esabltado (mantém o estado) R Latch ' e o snal de controle for negado na entrada das ortas NN, o latch estará habltado quando o snal de controle estver no nível baxo () e desabltado quando o snal estver no nível alto (). tabela verdade e a smbologa do latch ara este caso, estão mostrada abaxo: R f f x x esabltado (mantém o estado) R Latch ' onsdere o latch controlado: R Latch ' demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

42 ELETRÔNI IGITl I 42 esenhar o dagrama de temo corresondente à saída do latch, em resosta à sequênca de snas mostrada abaxo. onsderar que o latch está ncalmente no estado. R Entradas et/reset dretas Exstem stuações onde é necessáro setar ou resetar o estado do latch, ndeendentemente das entradas e R, ou do fato do mesmo estar ou não habltado. Um exemlo desta stuação é quando desejamos estabelecer o estado ncal do latch antes de ncar determnado rocedmento. Para esta fnaldade, são utlzadas entradas de et(preset) e Reset(lear) dretas no latch, conforme está mostrado na fgura abaxo. Estas entradas, d e R d têm rordade sobre as entradas e R bem como sobre a entrada de habltação do latch. d (Preset) mbologa R ' R d Latch Rd ' Rd (lear) O Latch to Uma alcação mortante do latch controlado, é mostrada na fgura abaxo. Exste uma lnha de dados, cujo conteúdo está sendo contnuamente alterado. Esta lnha, ode or exemlo, fazer arte de um barramento de dados. Num nstante de temo determnado, é necessáro caturar e manter o dado que está resente nesta lnha ( ou ). Para sto, basta habltar o latch, através da entrada de controle. omo = e R =, teremos semre =. ssm, quando a lnha de controle é levada ara o nível alto, habltando o latch, a saída segurá a entrada de dados. Este latch é chamado de transarente. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

43 ELETRÔNI IGITl I 43 uando desejamos caturar e manter o dado armazenado no latch, habltamos e desabltamos o latch. O estado armazenado será determnado elo valor de medatamente antes de desabltar o latch. Lnha de dados ontrole R ' mbologa ara o latch to : ' ' agrama de temo, mostrando o funconamento do latch to : ncronsmo Uma característca das ortas lógcas é que elas rovocam atrasos de roagação nos snas transmtdos através delas. Estes atrasos odem ser dferentes ara um mesmo to de orta, do mesmo fabrcante, odendo anda varar em função da tensão alcada, temeratura ou outras característcas ambentas. O temo total de roagação de um snal que assa através de mutas ortas é dfícl de ser revsto, os estão sujetos à varações. trasos que não sejam aroradamente levados em consderação, odem gerar resultados dferentes daqueles retenddos no rojeto. eja or exemlo, o crcuto mostrado na fgura abaxo, onde está mostrada também a resosta eserada ara a seqüênca de snas esecfcada. uondo ncalmente uma stuação deal, ou seja, que o temo de roagação do snal através das ortas NN (x) e OR (y) é zero, temos a stuação mostrada abaxo: demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

44 ELETRÔNI IGITl I 44 x Z y x y Z uondo or exemlo, que o temo de roagação do snal ela orta NN é maor que o temo de roagação do snal ela orta OR, tem-se a stuação mostrada na fgura abaxo. x y Transente Z Observa-se que, neste caso, exste um curto ntervalo de temo, em que x = y = e, durante este ntervalo tem-se Z =, que reresenta uma stuação não desejada. s excursões dos snas lógcos ara níves não desejados, são chamadas ergos (hazards) ou transentes (gltches). Em crcutos combnaconas, os transentes são nconvenentes, orém, se forem sufcentemente breves, odem não causar nenhuma reocuação mas séra. Em crcutos seqüencas, um nível ncorreto na entrada de um latch, mesmo que or um curto eríodo de temo, ode afetar seu estado, ersstndo este erro ndefndamente. esta forma, é de extrema utldade ara um latch, que o nstante exato de oeração do mesmo ossa ser determnado. Neste caso, é ossível restrngr a resosta do latch até o momento em que todos os níves lógco que ossam afetar seu estado tenham atngdo seus níves defntvos. Em sstemas dgtas, o nstante exato da oeração do latch é determnado or um snal de sncronsmo alcado ao mesmo. velocdade com que o rocessamento ocorre é determnada ela velocdade do snal de sncronsmo, sendo este snal denomnado de snal de relógo (clock). Este to de sstema é denomnado sstema síncrono. O temo destnado ao cclo de relógo deende da velocdade (temo de roagação) dos dsostvos emregados. sostvos com temo de roagação mas longo requerem um cclo de relógo mas longo. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

45 ELETRÔNI IGITl I O Fl Flo Mestre Escravo Um dsostvo que não é transarente é o fl flo Mestre-Escravo, cuja estrutura é mostrada na fgura abaxo. Este fl flo consste de dos latches controlados, lgados em cascata. O rmero é chamado de mestre e o segundo de escravo. O snal de sncronsmo(clock) é alcado ao rmero latch, enquanto que seu comlemento é alcado ao segundo latch. Isto sgnfca que, quando o rmero latch está habltado, o segundo está desabltado e vce versa. Mestre Escravo M M E E lock R R M M R E E uando o snal de clock está no nível alto, os dados de entrada,nos termnas e R são armazenados no latch mestre. omo neste nstante, o latch escravo está desabltado, não há transferênca destes dados do mestre ara o escravo. uando o snal de clock va ara o nível baxo, o latch escravo é habltado e os dados são transferdos do mestre ara o escravo. omo nesta stuação o latch mestre está desabltado, os novos snas resentes nas entradas e R não são regstrados no mestre. mudança de estado na saída do fl flo ( e.) se houver, ocorre na transção de clock que desablta as ortas de entrada do latch mestre. ssm, a borda do ulso de relógo que atualza os termnas de saída em relação aos dados armazenados, torna o fl flo nsensível aos novos snas resentes na entrada. O dagrama de temo abaxo mostra a resosta do fl-flo mestre escravo a uma seqüênca de snas nas entradas e R. Fo consderado que o estado ncal do fl-flo é = e = lock R M / E M /R E demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

46 ELETRÔNI IGITl I O fl flo dsarado ela borda Um dos tos de fl-flos mas utlzados, é o fl-flo dsarado ela borda (edge trggered). Neste to de fl-flo, a saída do mesmo se dá em resosta aos dados resentes na entrada, medatamente antes da transção de gatlho do snal de relógo. Na fgura abaxo, está reresentada a smbologa ara o um fl-flo R dsarado ela borda. entrada é a entrada de clock e a marca trangular na entrada ndca que o fl-flo é dsarado ela borda. R R (a) (b) O fl-flo (a) é dsarado ela borda negatva (descda) do ulso de clock, or sto o círculo ndcando uma negação, e o fl-flo (b) é dsarado ela borda ostva (subda) do ulso de clock Entradas et e Reset dretas Mutas vezes é desejável, ou necessáro, que o fl flo ossa ser aconado or snas que não sejam estejam sncronzados com o relógo. Estas entradas assíncronas são chamadas entradas de set e reset dretas, ou reset e clear. O símbolo do fl flo com entradas set e reset dretas está mostrado abaxo. d R Rd entrada d é a entrada set dreta, atva no nível baxo, enquanto a entrada R d é a entrada de reset dreta, também atva no nível baxo. uando d = e R d =, a saída do fl flo va ara o estado =, ndeendentemente das entradas externas, R e do sncronsmo do relógo. a mesma forma, quando d = e R d = o fl flo va ara o estado =. uando d = R d =, o fl flo atua normalmente, resondendo às entradas e R de forma síncrona com o snal do relógo. condção d = R d = não deve ser utlzada, os causa conflto na oeração do fl flo. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

47 ELETRÔNI IGITl I O fl flo JK No fl-flo (e no latch) R estudado até agora, fo vsto que não é recomendável fazer as entradas =R=, os sto ode causar uma resosta ndetermnada no dsostvo. Para resolver esse roblema fo feta uma modfcação no fl-flo R, que é o fl flo JK, cuja smbologa está mostrada na fgura abaxo. J K Neste fl-flo, a entrada é agora denomnada J e a entrada R é denomnada K. Este fl-flo modfcado, funcona do mesmo modo que o fl-flo dsarado ela borda já vsto, com a dferença que, quando ambas as entradas J=K=, o fl-flo chavea, sto é, nverte o seu estado a cada transção negatva do snal de relógo. Tabela verdade ara o fl-flo JK é: ' J K n+ n n 6. - O fl flo to T e conectarmos os termnas J e K de um fl-flo JK, temos o fl-flo to T, conforme mostrado na fgura abaxo. T lock J K mbologa: T ' No fl-flo to T, quando T=, não há mudança de estado. uando T=, o fl-flo chavea (nverte o estado) na borda de gatlho do snal de clock O fl flo to Já fo vsto anterormente como um latch R ode ser modfcado ara funconar como um latch to. o mesmo modo, um fl flo R ou JK ode ser modfcado ara funconar como um fl flo to, seja ele um fl flo mestre-escravo ou um fl flo dsarado ela borda. Na fgura abaxo, temos a reresentação de um fl flo to, dsarado ela borda, que resonde à transção descendente do snal de clock. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

48 ELETRÔNI IGITl I 48 ' No fl flo to acma, à cada transção negatva do snal de clock, o nível lógco resente na entrada no nstante da transção, é armazenado no fl flo, aarecendo na saída. No dagrama de temo a segur, tem-se um exemlo de oeração do Fl-Fl to. lock Temos de rearação, manutenção e roagação Normalmente os catálogos de fabrcantes aresentam as dversas característcas de oeração dos dsostvos. entre estas característcas estão os temos de transção do snal de clock, de rearação, de manutenção do snal e de temo de roagação dos dsostvos. Na fgura abaxo estão mostrados estes temos, tomando como exemlo a oeração de um fl flo to, dsarado ela borda ostva do ulso de clock. orda de gatlho t t clock 9% % t w t s t h t LH t HL demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

49 ELETRÔNI IGITl I 49 t t : temo de transção do snal de clock. É o temo necessáro ara uma transção de clock r de % a 9% do ntervalo entre os dos níves. t w : largura do ulso. É o temo durante o qual o ulso fca no nível alto. t s : temo de rearação (setu). e o fl flo deve reconhecer e resonder à nova entrada de dados, a mudança na entrada deve receder a borda de gatlho do clock or um ntervalo de temo que não ode ser menor do que t s. t h : temo de manutenção (hold). Este é o temo que o snal deve ser mantdo na entrada, aós a transção de gatlho do clock ara que seja reconhecdo elo dsostvo. t LH : temo de roagação do nível baxo ara o nível alto. Este é o temo necessáro ara que o snal de saída asse do nível baxo ara o nível alto, em resosta à uma transção na entrada do fl flo. t HL : temo de roagação do nível alto ara o nível baxo. Este é o temo necessáro ara que o snal de saída asse do nível alto ara o nível baxo, em resosta à uma transção na entrada do fl flo. ssm, se o fl flo deve resonder à uma alteração na entrada, esta alteração deve ocorrer elo menos t s antes da transção de gatlho do clock e deve ermanecer aós a transção, elo menos or um temo t h. evemos observar que os temos são tomados em relação ao onto médo da transção ente um nível e outro have sem tredação de contato (contact bouce) onsdere o crcuto abaxo, no qual a chave mecânca tem a fnaldade fxar a tensão de saída do crcuto (Vs). om a chave em reouso na osção, a tensão de saída é Vs = +5V e com a chave em reouso na osção 2, a tensão saída é Vs = V. om uma chave mecânca, é muto dfícl obter uma transção lma da tensão de saída, devdo ao fenômeno de tredação de contato (contact bounce). ação de mover o contato da chave de uma osção ara outra gera váras transções de tensão na saída, os o contato é nterromdo e restabelecdo váras vezes antes do reouso na osção fnal. +5V 2 Vs +5V V Tredação de contato omutação da chave da osção 2 ara a osção have em reouso na osção demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

50 ELETRÔNI IGITl I 5 fgura acma lustra essa stuação, em que o ato de comutar a chave da osção 2 ara a osção gera o efeto da tredação até que a tensão de saída seja fnalmente establzada em +5V quando a chave estver em reouso na osção. Um latch R ode ser utlzado ara se obter uma chave sem o efeto da tredação. ualquer uma das confgurações abaxo ode ser utlzada. +5V Latch -R Vs Vs 2 R ' have da osção 2 ara a osção have da osção ara a osção 2 No dagrama de temo da fgura, é mostrada a saída do latch (Vs), em função da mudança de osção da chave. Utlzando um latch R com ortas NN, tem-se a segunte confguração: +5V Vs 2 R Latch-R ' Vs have da osção 2 ara a osção have da osção ara a osção 2 demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

51 ELETRÔNI IGITl I REGITRORE O uso mas comum ara os fl-flos é no armazenamento de dados, os cada fl-flo tem caacdade de armazenar um bt. Nos sstemas dgtas, os dados geralmente são armazenados em agruamentos de fl-flos denomnados Regstradores Regstrador de transferênca Uma das oerações comuns realzada sobre os dados armazenados em um regstrador é a oeração de transferênca. Esta oeração consste no armazenamento de dados em um regstrador ou na transferênca destes dados de um regstrador ara outro. Este to de regstrador é denomnado regstrador de transferênca. Na fgura abaxo está mostrada uma ossível confguração de um regstrador de transferênca de 4 bts, formado com 4 fl-flos to. 3 2 H LK ' ' ' ' 3 Enquanto o snal H estver no nível baxo, a entrada de clock dos fl-flos está desabltada, fazendo com que os mesmos não atuem, ou seja, o regstrador ermanece com o últmo valor armazenado. artr do nstante em que o snal H é colocado no nível alto, na transção de gatlho de clock (neste exemlo a transção ostva) os dados resentes nas lnhas de entradas são armazenados nos fl flos que formam o regstrador, ermanecendo armazenados até que outra oeração de transferênca seja realzada. O regstrador de transferênca é útl quando queremos or exemlo, armazenar temoraramente os dados resentes em um barramento de dados, conforme mostrado na fgura abaxo. arramento de ados H 3 2 Reg. Transf LK 3 2 uando a lnha de habltação é levada ara o nível alto, na rmera transção de gatlho do clock os dados resentes no barramento são armazenados no regstrador. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

52 ELETRÔNI IGITl I Regstrador de deslocamento O regstrador de deslocamento é um dsostvo construído a artr de um conjunto de fl flos, de modo que os bts armazenados são deslocados de um fl flo ara outro (ara a dreta ou ara a esquerda), a cada transção do ulso de clock. artr de uma combnação de fl flos e de uma lógca adconal, é ossível construr regstradores de deslocamento com dferentes tos de funconaldade: Entrada eral ou Paralela aída eral ou Paralela eslocamento ara a dreta ou ara a esquerda Regstrador de deslocamento com entrada seral e saída seral fgura abaxo mostra uma ossível confguração ara um regstrador de deslocamento de 4 bts, com entrada seral e saída seral, construído a artr de fl flos do to. Entrada aída lock ' ' ' ' À cada transção de gatlho do clock, o bt armazenado em um fl flo é transferdo ara o fl flo segunte, sendo que o bt resente na lnha de entrada é armazenado no rmero fl flo. O bt resente na lnha de entrada va aarecer na lnha de saída aós quatro ulsos do clock. Neste regstrador, os dados são armazenados de forma seral (bt a bt) através da entrada (E) e recuerados também de forma seral através da saída (). E LK Reg. eslocamento Regstrador de deslocamento com entrada seral e saída aralela ou seral Neste regstrador, os bts entram de modo seral e a cada ulso de clock são deslocados ara o fl flo segunte, do mesmo modo que no regstrador anteror. dferença é que os dados armazenados em cada um dos fl flos do regstrador, estão dsoníves a qualquer nstante de modo aralelo. Entrada lock ' ' ' ' aída Reg. eslocamento E LK demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27

53 ELETRÔNI IGITl I Regstrador de deslocamento com entrada seral, saída seral e deslocamento bdreconal Nos regstradores de deslocamento vstos acma, o deslocamento dos bts é undreconal. O regstrador de deslocamento mostrado abaxo, ossu uma entrada adconal (dr) através da qual é ossível seleconar se o deslocamento deve ser feto ara a dreta ou ara a esquerda. Entrada eral dr E E MUX E E MUX E E MUX E E MUX lock ' ' ' ' E aída eral Pode-se observar no crcuto que, na entrada de cada fl flo exste um multlexador através do qual é seleconado se a entrada do fl flo vem da saída do fl flo anteror ou do fl flo osteror. e a entrada dr =, a cada ulso de clock o conteúdo do regstrador é deslocado ara a dreta. O valor resente na entrada seral é armazenado no rmero fl flo e a saída seral é o conteúdo do últmo fl flo da cadea. e a entrada dr =, a cada ulso de clock o conteúdo do regstrador é deslocado ara a esquerda, o valor resente na entrada seral é armazenado no últmo fl flo e a saída seral é o conteúdo do rmero fl flo. reresentação do regstrador de deslocamento com entrada seral, saída seral e deslocamento bdreconal está mostrado na fgura abaxo. E MUX dr E LK Reg-eslocamento Regstrador de deslocamento com entrada seral, saída seral ou aralela e deslocamento b-dreconal Este regstrador de deslocamento ossu as mesmas característcas do regstrador anteror, com a dferença que, o conteúdo de cada um dos fl flos que comõem o regstrador está dsonível externamente, em uma saída aralela. demar Luz Pastro UFPR-eartamento de Engenhara Elétrca / 27