ARQUITECTURA DE COMPUTADORES

Transcrição

1 RQUITETUR DE OMPUTDORES º Sére de Problemas Undade de Processamento. s saídas dos regstos R, R, R, R estão lgadas através de multplexers 4-para- à entrada de um quto regsto R4. Os regstos tem oto bts. s transferêncas requerdas são dcadas por quatro varáves de controlo: : R4 R : R4 R : R4 R : R4 R s varáves de controlo são mutuamente exclusvas, ou seja apenas uma das varáves pode estar atva em cada stante. Desenhe o hardware que permte mplementar este sstema utlzando regstos e um banco de multplexers com seletor comum. Desenhe a lógca que determa as duas varáves de seleção do multplexer e que determa o sal de load dos regstos.. Pretende-se projetar um crcuto que, a partr do contador da fgura, realze as segutes operações: LOD_L OUNT_H P_H EN_L D D D D TR DIV 6 M[Load] M[ount] /,4+ 4T=5 G4,D, D [] [] Q Q [4] [8] Q Q S S deslocamento à dreta carregamento em paralelo deslocamento à esquerda ontador a) Projete o hardware que mplementa a funconaldade pretendda apenas para o bt Q. Pode utlzar, se necesstar, multplexers, descodfcadores e o mínmo de lógca dscreta possível.. Dspõe de um somador de 4 bts como o representado na fgura, de multplexers quádruplos de para e de negações. S Soma Subtração }P } Q I O

2 a) Projete um crcuto que faça a soma ou a subtração de dos operandos de 4 bts, representados em complemento para dos, de acordo com a entrada S. b) Obtenha, a partr do crcuto anteror, os sas de status: Z (zero), N (negatve) e (arry). 4. Pretende-se projetar lógca que permta realzar transferêncas entre regstos, R, R e R de 4 bts cada um, como o representado na fgura. LOD_H P_H D D D D REG4 M, D Q Q Q Q a) Lgue os três regstos sobre um bus comum de modo a que a formação possa ser transferda de acordo com a tabela que se segue: S S Transferênca R R, R R R R R R, R R R Data _ Pode utlzar buffers tr-state, multplexers, descodfcadores e lógca dscreta (o mínmo possível). b) Lgue os regstos R e R sobre um bus comum bus de forma a poder efetuar a transferênca de R para R e a troca entre o conteúdo de ambos, utlzando o regsto R como buffer. transferênca deve ser efetuada em dos períodos do relógo e controlada pela entrada como se dca de seguda: : R R : uffer R, R R : R uffer 5. s segutes transferêncas entre regstos devem ser executadas em apenas dos cclos de relógo: R R R R R4 R5 R6 R R8 R R9 R7 R R5 R R Qual é o numero mínmo de bus necessáros? ssuma que apenas um bus pode ser lgado á entrada de um regsto e que qualquer rede lgada á entrada de um regsto é um bus. Indque um dagrama de blocos do sstema utlzando regstos com entrada-saída bdreconal.

3 6. Projete um crcuto artmétco de 4 bts com duas varáves de seleção, S e S, que realze as segutes operações artmétcas: S S F (transferênca) F (cremento) F (complemento) F (negação) F (soma) F F F (subtração) 7. Desenhe uma undade artmétca com uma varável de seleção S e uma entrada de carry ( ) e duas entradas de n bts e. O crcuto gera as segutes operações artmétcas em conjunto com o carry. S F (soma) F (cremento) F (decremento) F (subtração) Desenhe o dagrama lógco para os dos estágos menos sgnfcatvos do crcuto artmétco, utlzando dos full-adders e lógca dscreta. 8. s entradas X e funções lógcas: Y de cada full adder num crcuto artmétco tem lógca dgtal especfcada pelas X Y S, em que S é uma varável de seleção, entrada do estágo., é o carry da entrada e e representam os dados de Desenhe o dagrama lógco para os quatro bts do crcuto, usando full adders e multplexers. Determe qual é a operação artmétca para cada uma das quatro combações de S e de e. :,, 9. Utlzando um regsto de 4 bts, um contador como o lustrado na pergunta e um somador como o representado na pergunta projete um crcuto que mplemente o segute: : R R R : R R

4 . Projete um crcuto combatóro que mplemente as segutes operações lógcas: S S F F F F. onsdere a undade de processamento (UP) representada na fgura, consttuída por uma undade de armazenamento (U) e uma undade funconal (UF). U é consttuída por três regstos de 4 bts, R a R, que podem ser utlzados lvremente pela UF. UF é consttuída pelo crcuto projetado no problema desta sére. Sel D Sel D D RW Undade de rmazenamento Escrta de Reg. Sel palavra de controlo D M M FS RW onstante M MUX M Função ts de FS Undade Funconal F a) Indque a dmensão de cada campo da palavra de controlo. b) Indque a dmensão da saída bts de estado. c) Especfque os valores da palavra de controlo que permtem realzar as segutes operações: R R R R R Data _ 4

5 . onsdera apenas a Undade de Processamento apresentada na fgura e as funções dcadas na tabela. Undade de rmazenamento é contém regstos de 6 bts e mplementa as mcro-operações descrtas por FSU. Undade Funconal mplementa as mcro-operações descrtas por FSUF. s flags (V,N,Z,) são guardadas num regsto na UF. a) onsdera a Undade de rmazenamento apresentada. Esquematze uma possível solução para mplementar esta undade respetando a dmensão dos regstos e o sal FSU. b) onsdere a Undade Funconal apresentada. dmta que as operações artmétcas descrtas na tabela e seleconadas por FSUF são mplementadas com recurso a um somador completo de 6 bts e a alguma lógca combatóra adconal para transformar os operandos e nas entradas do somador. Determe o bloco de lógca necessáro para transformar o bt menos sgnfcatvo ( ) do operando na respetva entrada do somador completo (Y ). c) Indque a estrutura de uma possível palavra de controlo e exemplfque para o caso de uma mcro-operação artmétca e para uma mcro-operação lógca. ts de ontrolo de Salto ctualzação P Sel D Sel Offset onst. Zero Fll D Undade de rmazenamento DT FSU Escrta de Regstos Sel Endereço DT_OUT MW Memóra de Programa M MUX M MM Descodfcador de Instruções Função FW ts de FSUF FW Undade Funconal Flags DT_IN DT_IN Memóra Dados DT_OUT End. UPL, PL,, SelD, Sel, Sel, FSU, MM, MW, MD, M,M,FSUF, FW UP US de Dados MUX D MD UP: Mcro-operações na UF e U D,, FSUF FW FSU Função od. Função od. Função od. Função od. R Não escreve Não Escreve R + Guarda (RD) = R - Guarda Z (RD) = DT R + Guarda N Não utlzado - Guarda V SR () SL () NND (,) 5