Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.)

Transcrição

1 Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.) Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico

2 Sumário Introdução Unidade de Processamento Conjunto de Instruções Unidade Central de Processamento (CPU) Unidade de Entrada/Saída (I/O) Unidade de Memória Perspectiva Evolutiva das Arquitecturas de Computadores 2

3 Introdução Projecto de Genérica Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 3

4 Arquitectura Genérica de um Computador 4

5 : Módulo (Circuito Sequencial) responsável pelo controlo da sequência de operações a executar na Datapath para implementação de uma tarefa. : Programável Aquisição e execução de instruções armazenadas em memória RAM ou ROM. Localização das instruções através do registo PC (Program Counter). Interpretação das instruções e activação da sequência de microoperações a executar pela Datapath. Não-Programável As operações a serem executadas assim como a sua sequência baseiam-se nas entradas da U. de Controlo e na avaliação dos bits de estado. Inexistência de procedimento de aquisição de instruções e de recurso a um registo do tipo PC (Program Counter). 5

6 (Projecto): A U.C. pode ser interpretada como uma ASM (Algorithmic State Machine), isto é, como uma máquina de estados ou circuito sequencial que implementa o algoritmo de controlo pretendido. (Especificação): A especificação da U.C. pode ser realizada com recurso a fluxogramas de ASMs, embora semelhantes aos fluxogramas convencionais são interpretados de forma diferente, uma vez que os fluxogramas de ASMs permitem tanto a especificação da sequência de estados como as relações de temporização entre estados e as acções desencadeadas em cada estado como resposta aos ciclos de relógio. 6

7 Introdução Projecto de Genérica Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 7

8 (Especificação) Simbologia Fluxograma de ASM Exemplo Estado Condição Saída 8

9 (Especificação) Fluxograma de ASM (Exemplo) Diagrama Temporal Nota: O registo A é colocado a 0, apenas, no terceiro ciclo de relógio uma vez que a transferência é síncrona. 9

10 Projecto de U. de Controlo para Multiplicador Binário: (Especificação) Multiplicação Multiplicação em Hardware! 10

11 Projecto de U. de Controlo para Multiplicador Binário: (Datapath) Datapath Nota: G é a único sinal de entrada de controlo externo 11

12 Projecto de U. de Controlo para Multiplicador Binário: (Fluxograma da ASM) Algoritmo 12

13 Projecto de U. de Controlo para Multiplicador Binário: (Fluxograma da ASM) Algoritmo e Sinais de Controlo No projecto de uma (UC) deve ser considerado, tanto o controlo das microoperações (geração dos sinais de controlo para a Datapath - Tabela), como a sequência do controlo (determinação do passo seguinte N. Horta, IST - UTL Fluxograma de ASM). Arquitectura de Computadores 13

14 Introdução Projecto de Genérica Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 14

15 Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável) Não-Programável Controlo Hardwired Síntese Clássica: Projecto da parte responsável pelo sequenciamento na (UC). Neste caso, o fluxograma aparece simplificado de modo a reflectir apenas as condições que afectam as transições entre estados, equivalente a um diagrama de estados. Projecto dos sinais de controlo. Neste caso, aplica-se o procedimento habitual na síntese das saídas de uma máquina de estados. Projectos Alternativos: Registo e Descodificador, 1 FF por Estado, Contadores, etc. 15

16 Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável) (Solução 1 Registo e Descodificador) Nota: As equações dos FFs são obtidas por inspecção da tabela e tendo por base as saídas do descodificador estados -, a solução não é mínima, em certos casos, pode ser simplificada utilizando as variáveis de estado (saídas dos FFs). 16

17 Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável) (Solução 1 Registo e Descodificador) Nota: As equações dos FFs são obtidas por inspecção da tabela e tendo por base as saídas do descodificador estados -, a solução não é mínima, em certos casos, pode ser simplificada utilizando as variáveis de estado (saídas dos FFs). 17

18 Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável) (Solução 1 Registo e Descodificador) 18

19 Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável) (Solução 2 1 FF por Estado) Algoritmo 19

20 Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável) (Solução 2 1 FF por Estado) 20

21 Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável) (Solução 2 1 FF por Estado) 21

22 Introdução Projecto de Genérica Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 22

23 Projecto de U. de Controlo para Multiplicador Binário: (Programável) Controlo Microprogramado: Armazenamento da informação de controlo em memória, Memória de Controlo. A cada palavra de memória corresponde uma microinstrução traduzida em uma ou mais microoperações do sistema. O conjunto de microinstruções constitui o microprograma. Cada palavra de memória especifica um conjunto de microoperações a serem realizadas na e na Unidade de Processamento (Datapath). CAR Control Address Register: Contém o endereço da palavra de memória. CDR Control Data Register: Contém o conteúdo da última palavra de memória lida. 23

24 Projecto de U. de Controlo para Multiplicador Binário: (Programável) 24

25 Projecto de U. de Controlo para Multiplicador Binário: (Programável) Fluxograma da ASM Fluxograma ASM: Fluxograma ASM com um aumento do número de estados devido à localização dos bits de estado a contribuir para a definição do endereço de leitura seguinte, o que impossibilita a utilização de saídas condicionais, quando comparado com o caso do Controlo Hardwired visto anteriormente. Palavra de Controlo/Microinstrução: Definição do estado seguinte, instrução seguinte, através da especificação do endereço de memória da ROM/RAM da. Selecção do estado seguinte baseada nos valores dos bits de estado da Unidade de Processamento. Especificação dos sinais de controlo para a Unidade de Processamento. Formato da Palavra de Controlo/Microinstrução 25

26 Projecto de U. de Controlo para Multiplicador Binário: (Programável) Palavra de Controlo Sinais de Controlo para a Datapath 26

27 Projecto de U. de Controlo para Multiplicador Binário: (Programável) Palavra de Controlo Sinais de Selecção do Estado Seguinte 27

28 Projecto de U. de Controlo para Multiplicador Binário: (Programável) Palavra de Controlo 28

29 Projecto de U. de Controlo para Multiplicador Binário: (Programável) 29

30 Projecto de U. de Controlo para Multiplicador Binário: (Programável) Fluxograma da ASM Operações de Trasferência de Registos para a definição do Microprograma do Multiplicador Binário Palavra de Controlo 30

31 Projecto de U. de Controlo para Multiplicador Binário: (Programável) Palavra de Controlo Microprograma para o Multiplicador Binário 31

32 Projecto de U. de Controlo para Máquina de Estados Algoritmica Controlo Hardwired vs Controlo Microprogramado Controlo Hardwired: Mais económico para U. de Controlo pequenas e maior rapidez para Sistemas de Elevado Desempenho. Controlo Microprogramado: Aplicável a sistemas com um elevado número de instruções complexas desde que a velocidade não seja o maior requisito. 32

33 Introdução Projecto de Genérica: Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 33

34 Arquitectura de um Computador Elementar: Unidade de Processamento e de uso geral sendo as operações a realizar, no Computador ou Sistemas Digital Programável, definidas com recurso a um programa. 34

35 Computador de Ciclo Único: Arquitectura de Computadores Computador de Ciclo Único: Computador ou Sistema Digital Programável que implementa a Aquisição e Execução de uma Instrução num Ciclo Único de relógio. 35

36 Computador de Ciclo Múltiplo: Computador de Ciclo Múltiplo: (1) utilização de memória única para instruções e dados; (2) implementação e execução de instruções complexas. 36

37 Introdução Projecto de Genérica: Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 37

38 Formato de Instruções: Considerando 7 bits para especificar o código da operação e 9 bits para especificar registos, dados ou endereços. (Unidade de Armazenamento da Datapath com 8 Registos de R0 a R7) Endereçamento por Registo Endereçamento Imediato Endereçamento Relativo 38

39 Formato de Instruções: 39

40 Formato de Instruções: Nota: Assumindo conteúdo de R4 igual a 70 e de R5 igual a 80 40

41 Formato de Instruções: 41

42 Formato de Instruções: 42

43 Elementos de Armazenamento de Informação: Elementos de Armazenamento de Informação considerados nos exemplos em estudo: PC (Program Counter): Armazena o endereço da próxima instrução a ser lida de memória ou aponta para a posição de memória da próxima instrução. Register File: Conjunto de registos da Unidade de Processamento (8 de 16 bits) Instruction Memory: Memória onde se encontra armazenado o programa o conjunto de instruções. Data Memory: Memória onde se encontram armazenados os dados utilizados durante o processamento. 43

44 Introdução Projecto de Genérica: Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 44

45 Computador de Ciclo Único: Arquitectura de Computadores Computador de Ciclo Único: Computador ou Sistema Digital Programável que implementa a Aquisição e Execução de uma Instrução num Ciclo Único de relógio. 45

46 Computador de Ciclo Único: Descodificador de Instruções A palavra de controlo inclui sinais de controlo para a U. de Processamento, Memória de Dados e U. de Controlo. Sinais para a U. de Controlo: PL: 1 Carregamento do PC; 0 Incremento do PC. JB: 1 Salto Incondicional; 0 Salto Condicional. BC: Seleciona os bits de estado, ou os seus complementos, que devem ser avaliados no caso de saltos condicionais. N. Horta, IST - UTL Arquitectura U. Processamento, de Computadores Memória de Dados e U. Controlo 46

47 Computador de Ciclo Único: Descodificador de Instruções Tipos de Instrução tendo por base o uso de diferentes recursos de hardware: Sinais para a U. de Controlo: FS: PL (Saltos Condicionais e Incondicionais) Impõem bits de FS a 0, para passar o registo A pela ALU e avaliar os bits de estado (Z e N). Contudo, uma solução mais realista seria armazenar os bits de estado, FLAGS, num registo, Registo de Estado, e efectuar a análise das flags sempre em relação à instrução anterior. BC: Gerado directamente dos 3 bits menos significativos do código de operação. 47

48 Computador de Ciclo Único: Exemplo de Instruções 48

49 Computador de Ciclo Único: Exemplo de Programa Pretende-se efectuar a seguinte operação aritmética: M(250) = M(249) - (M(248) + 3); Inicialmente, R3 = 248. LD R1,R3 ADI R1,R1,3 NOT R1,R1 INC R1,R1 INC R3,R3 LD R2,R3 ADD R2,R2,R1 INC R3 Carrega R1 com o conteúdo da posição de memória apontada por R3 (R1=2). Soma 3 a R1 (R1=5). Complementa R1 Incrementa R1 (R1=-5) Incrementa R3 Carrega R2 com o conteúdo da posição de memória apontada por R3 (R2=83). Soma R2 com R1, R2=83-5=78 Incrementa R3 ST R3,R2 Armazena o valor de R2 na posição de memória N. Horta, IST - UTL apontada Arquitectura por de Computadores R3. 49

50 Computador de Ciclo Único: Desempenho UC UP 50

51 Computador de Ciclo Único: Desempenho Limitações: Limitado na execução de instruções complexas que correspondem à execução de várias microoperações. Impossibilita utilização de memória única para instruções e dados, e.g., a execução de uma instrução com acesso a dados em memória obrigaria a 2 ciclos de acesso à memória. Limite em termos da frequência máxima do sinal de relógio devido aos longos tempos de propagação. 51

52 Computador de Ciclo Único: Diagrama de blocos de um Computador de Ciclo Único com Controlo Hardwired. 52

53 Introdução Projecto de Genérica: Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 53

54 Computador de Ciclo Múltiplo: Computador de Ciclo Múltiplo: (1) utilização de memória única para instruções e dados; (2) implementação e execução de instruções complexas. 54

55 Computador de Ciclo Múltiplo: Formato das Microinstruções U. Processamento Sinais para a U. de Processamento: MM: Sinal de controlo para o MUX de selecção da entidade que fornece o endereço de memória (PC para acesso a instrução e BUS A para acesso a dados). TD,TA,TB: Bits de controlo que são concatenados com os bits de especificação/endereçamento dos registos para permitir armazenar, num registo adicional R8, dados gerados num ciclo e necessários em ciclos posteriores da execução da mesma instrução. 55

56 Computador de Ciclo Múltiplo: Palavra de Controlo para a U. de Processamento U. Processamento 56

57 Computador de Ciclo Múltiplo: Formato das Microinstruções U. Controlo Sinais para a U. de Controlo: IL: Load Enable do registo IR (Instruction Register), utilizado para armazenar a instrução durante os ciclos da sua execução. PI: Increment Enable do PC (Program Counter) PL: Program Counter Load MC: Sinal de controlo do MUX de selecção da entidade que fornece o endereço da memória de controlo (bits NA da Microinstrução ou bits de IR ) a armazenar no CAR (Control Address Register) MS: Sinal de controlo do MUX de selecção entre carregar ou incrementar o registo CAR. 57 NA: Endereço Seguinte

58 Computador de Ciclo Múltiplo: Informação de Controlo para a U. de Controlo U. Controlo 58

59 Computador de Ciclo Múltiplo: Aquisição e Execução de Instruções Processamento de Instruções: consiste em 2 passos, aquisição e execução. Aquisição (Fetch) - Estado IF (Instruction Fetch): (1) o PC contém o endereço da instrução na memória; (2) o endereço é aplicado à memória conjuntamente com a activação do sinal de leitura; (3) o conteúdo é armazenado, no fim do ciclo de relógio, no registo IR; (4) o PC é incrementado. Execução (Execution) Estado EX0: (1) Preenchimento do CAR, tendo por base os 7 bits mais significativos de IR; (2) Permite aceder a uma das 128 posições da memória de controlo.! 59

60 Computador de Ciclo Múltiplo: Microprograma para Aquisição e Execução de Instruções Notação Simbólica Códificação Binária 60

61 Computador de Ciclo Múltiplo: Microprograma para Aquisição e Execução de Instruções Notação Simbólica Códificação Binária 61

62 Computador de Ciclo Múltiplo: Execução de Instruções de Endereçamento Indirecto Exemplo: LRI R1, R2 [ M [ ] R1 M R2 R [ DR] M [ M [ R[ SA ] Processamento da Instrução: LRI (Load Register Indirect) Execução em 4 ciclos de relógio (IF, EX0, LRI0 e LRI1), a mesma operação com recurso à instrução LD corresponde a 6 ciclos de relógio (IF, EX0, LD, IF, EX0, LD). N. Horta, LRI IST corresponde, - UTL claramente, Arquitectura a uma de instrução Computadores que não pode ser executada numa arquitectura de ciclo único. 62

63 Computador de Ciclo Múltiplo: Execução de Instruções de Endereçamento Indirecto LRI R1, R2 OPCODE DR SA SB LRI [ M [ ] R1 M R2 END NXT MS MC IL PI PL TD TA TB MB FS MD RW MM MW IF --- CNT --- LDI INP NLP NW PC NW EX0 --- NXT OPC NLI NLP NLP NW --- NW LRI0 LRI1 NXT NXA NLI NLP NLP R8 SA DATA WR MA NW LRI1 IF NXT NXA NLI NLP NLP DR R DATA WR MA NW

64 Computador de Ciclo Múltiplo: Execução de Instruções em Ciclo Múltiplo Exemplo: SRM R1, 3 [ sr[ sr[ ] R1 sr R1 0 EX IF IR M [ PC ] PC PC + 1 SA = DR 1 IR = ? SRM1 SRM2 R R R[ SA] [ DR] zf IR[ 2 : 0] OPCODE DR SA SB SRM Processamento da Instrução: SRM (Shift Right Multiple) Deslocamento para a direita SA o número de vezes indicado nos últimos 3 bits do código da operação. Execução em 5+2s ciclos de relógio, a utilização de uma instrução de shift simples conduziria 3s ciclos de relógio. 5 ciclos (IF, EX0, SRM1, SRM2, SRM5) 2s ciclos (SRM3+SRM4) R zf IR [ 2 : 0] = 0? 0 SRM R8 sr R8 SRM [ DR] R[ DR] 1 R [ DR] 1 = 0? 1 SRM R [ DR] R IF

65 Computador de Ciclo Múltiplo: Exemplo: Desenvolvimento de Microprograma END NA MS MC IL PI PL TD TA TB MB FS MD RW MM MW IF --- CNT --- LDI INP NLP NW PC NW EX0 --- NXT OPC NLI NLP NLP NW --- NW SRM1 SRM2 SRM3 SRM4 SRM5 Arquitectura EX0 Microprocessadores de Computadores IF IR M [ PC ] PC PC + 1 : Microprogramado 0 SRM REGISTO, VALOR SA = DR 1 IR = ? SRM1 R R[ SA] SRM R [ DR] zf IR[ 2 : 0] zf IR [ 2 : 0] = 0? 0 SRM R8 sr R8 1 SRM R [ DR] R[ DR] 1 0 R [ DR] 1 = 0? 1 SRM R [ DR] R8 IF 65

66 Computador de Ciclo Múltiplo: Exemplo: Desenvolvimento de Microprograma EX IF IR M [ PC ] PC PC + 1 PALAVRA DE CONTROLO 0 SA = DR 1 IR = ? SRM1 SRM2 R R R[ SA] [ DR] zf IR[ 2 : 0] MICROPROGRAMA END NA MS MC IL PI PL TD TA TB MB FS MD RW MM MW IF --- CNT --- LDI INP NLP NW PC NW EX0 --- NXT OPC NLI NLP NLP NW --- NW SRM1 SRM2 NXT NXA NLI NLP NLP 1 SA F=A FU WR --- NW SRM2 SRM5 BZ NXA NLI NLP NLP DR --- SB 1 F=B FU WR --- NW SRM3 --- CNT --- NLI NLP NLP F=sr B FU WR --- NW SRM4 SRM3 BNZ NXA NLI NLP NLP DR SA F=A-1 FU WR --- NW SRM5 IF NXT NXA NLI NLP NLP DR F=A FU WR --- NW R zf IR [ 2 : 0] = 0? 0 SRM R8 sr R8 SRM [ DR] R[ DR] 1 R [ DR] 1 = 0? 1 SRM5 R [ DR] R IF

67 Introdução Projecto de Genérica: Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 67

68 Computador de Ciclo Múltiplo: Diagrama de Blocos para U. Controlo Hardwired baseada num Contador e num Descodificador 68

69 Computador de Ciclo Múltiplo: Aquisição e Execução de Instruções 69

70 Introdução Projecto de Genérica: Algoritmo e Datapath para Multiplicação Binária Hardwired Microprogramada Arquitectura de um Computador Elementar Unidades de Controlo Hardwired e Microprogramada Formato das Instruções Computador de Ciclo Único Hardwired Computador de Ciclo Múltiplo Microprogramada Hardwired Pipelined 70

71 Arquitecturas de Computadores Elementares: Controlo Pipelined IF Instruction Fetch DOF Decode and Operand Fetch EX Execution WB Write Back Exemplo de Desempenho: Arq. de Ciclo Único: 17ns (1.18 inst. em 20ns) Pipeline: 4x5=20ns (4 inst. em 20ns) Pipeline/CicloÚnico=3.4 71

72 BIBLIOGRAFIA [1] M. Morris Mano, Charles R. Kime, Logic and Computer Design Fundamentals, Prentice-Hall International, Inc. (Capítulo 8) 72