MIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS

Transcrição

1 Datapath do MIPS

2 MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas add, sub, and, or, slt Instruções de salto se igual (beq) e de salto incondicional (j)

3 MIPS Implementação (cont.) Os conceitos de arquitectura usados para a implementação deste subconjunto de Instruções do MIPS SÃO OS MESMOS QUE SÃO USADOS POR UM ELEVADO CONJUNTO DE PROCESSADORES Usados em computadores Desktops, Servers, Laptops, em sistemas embebidos com processador de uso geral (general purpose) e processadores específicos (specific processors)

4 DataPath do MIPS Data In Adress Data Out Adress Data Out Data Out (Step 4,5) Data In PC INSTRUCTION MEMORY REGISTERS ALU DATA MEMORY Step 1 Step 2 Step 3 (Step 4)

5 MIPS Implementação (cont.) Para todas as instruções os dois primeiros passos são iguais: 1. Envia o PC (PROGRAM COUNTER) para a memória que contêm o programa e efectua dessa memória a busca instrução (FETCH) 2. Efectua a leitura de um ou dois registos, usando o campo das instruções para seleccionar os registos a ler. Para a instrução Load (lw), apenas é necessário ler um registo, mas outras instruções requerem a leitura de dois registos.

6 MIPS Implementação (cont.) Após estes dois estados ciclo de execução de uma instrução, as acções necessárias para completar a execução depende da classe das instruções: - Acesso Memória - Lógicas e Aritméticas -Saltos No entanto as acções são quase todas as mesmas independente do opcode

7 Sequência de execução de Instruções no MIPS 1. Leitura do código da instrução (Instruction Fetch) IF 2. Descodificação da instrução (Instruction Decoder) ID 3. Execução da instrução (Execution) EXE 4. Acesso à memória de dados (Memory) MEM 5. Escrita de resultados em registos (Write Back) WB

8 Utilização da ALU EXE (step 3) Mesmos instruções de classes diferentes apresentam algumas semelhanças Excepto as instruções de salto todas usam a ALU após a leitura dos registos, para: Memory reference usam a ALU para o cálculo de endereço Arithmetic logical usam a ALU para a execução da operação Branches usam a ALU para a comparação

9 SIMPLICIDADE e REGURALIDADE das instruções Simplifica a implementação efectuando a execução da maior parte das instruções de um modo semelhante

10 STEP 4,5 MEM, WB Após a ALU, as acções necessárias para completar as diversas classes de instruções varia, assim: Memory reference precisam de aceder à memória para ler dados (load) ou escrever dados (store) Arithmetic logical precisa de escrever o resultado de volta no registo Branchs dependendo do valor da comparação pode ser preciso mudar o endereço da próxima instrução, caso contrário o PC deve ser incrementado de 4

11 DataPath MIPS (Abstract View) 4 Add Add Data PC Address Instruction Instruction memory Register # Registers ALU Address Register # Register # Data memory Data

12 DataPath (com Mux e linhas Controlo) Add PCSrc M ux PC= PC+4 PC= endereço do salto 4 Add ALU result Shift left 2 PC address Instruction Instruction memory register 1 register 2 Registers Write register Write data RegWrite data 1 data 2 ALUSrc M ux 4 ALU ALU operation Zero ALU result Address Write data MemWrite data Data memory MemtoReg M ux 16 Sign 32 extend Mem

13 Descrição do sequência de execução 1. Todas as instruções começam pela busca da instrução do endereço apontado por PC 2. Descodificação da instrução e leitura dos registos operandos, 3. Estes (registos operandos) podem ser manipulados para obter um endereço de memória (load ou store), executar uma operação lógica-aritmética (aritmetic-logical), ou uma comparação (branch)

14 Descrição do sequência de execução (cont.) 4. Após a ALU, as acções necessárias para completar as diversas classes de instruções varia, assim: Memory reference precisam de aceder à memória para ler dados (load) ou escrever dados (store) 5. Arithmetic logical precisa de escrever o resultado de volta no registo Branches dependendo do valor da comparação pode ser preciso mudar o endereço da próxima instrução, caso contrário o PC deve ser incrementado de 4

15 Sequência de execução das instruções de formato R Instruções do tipo: add, sub, slt, and, or, xor, nor 1. Lê os registos rs e rt e envia-os como entradas para a ALU 2. Indica à ALU que operação deve fazer 3. Escreve os resultados no registo destino rd Todas as instruções R seguem a mesma sequência de execução

16 IF ADD R2, R1, R0 IF ID EX MEM WB

17 Sequência de execução das instruções de formato I Instruções I, Operações Imediatas com registos addi, slti, andi, ori, xori lui Instruções I, acesso à memória lw, sw Instruções I, saltos condicionais beq, bne

18 Instruções I, Operações Imediatas com registos addi, slti, andi, ori, xori São executadas de modo semelhante ao formato R, A diferença está que um operando é imediato

19 ADD R2, R1, 5 IF ID EX MEM WB

20 A instrução lui, (Load Upper Immediate) Apenas é necessário o operando imediato

21 Lê o conteúdo de rs Soma o numero lido de rs com o valor imediato da instrução para calcular o valor da posição de memória Lê da posição de memória (LW) ou escreve na posição de memória (SW) calculada Para LW o valor lido é escrito no registo rt

22 LW R2, R1 (01) IF ID EX MEM WB

23 SW R2, R1 (01) IF ID EX MEM WB

24 IF BEQ R0, 8 IF ID EX MEM WB

25 IF ID EX MEM WB

26 BNE R0, 8 IF ID EX MEM WB

27 ALU-type P C Not used Load P C Store P C Not used Branch (and jr) P C Not used Not used Not used Jump (except jr & jal) P C Not used Not used Not used Not used

28 Convenções do Projecto Lógico Elementos Combinacionais, em que as saídas dependem das entradas presentes. ALU é um exemplo. Elementos Sequênciais, existência de elementos estados em que pode haver armazenamento de dados. As saídas dependem das entradas presentes e de estados anteriores. Estes elementos de estados caracterizam completamente a máquina. Exemplos de elementos de estados são as instruções, memória de dados, registos

29 Elementos Lógicos register number 1 Register 0 Register 1... Register n 2 Register n 1 M u x data 1 register number 2 M u x data 2

30 Elementos Lógicos (cont.) Select Select A31 B31 M u x C31 A B M u x 32 C A30 B30 M u x. C30. A0 B0 M u x C0

31 Elementos Lógicos (cont.) Síncrono com o pulso de relógio Write Register number 0 1 n-to-2 n decoder. C D C Register 0 n 1 n D Register 1. C Register n 2 D C Register n 1 Register data D

32 Elementos Lógicos (cont.) Instruction address Instruction PC Add Sum Instruction memory a. Instruction memory b. Program counter c. Adder

33 Elementos Lógicos (cont.) MemWrite Address Write data data Data memory 16 Sign 32 extend Mem a. Data memory unit b. Sign-extension unit

34 Elementos Lógicos (cont.) Register numbers Data register 1 register 2 Write register Write Data Registers data 1 data 2 Data 4 ALU operation Zero ALU ALU result RegWrite a. Registers b. ALU

35 Datapath Simplificado 4 Add Add Data PC Address Instruction Instruction memory Register # Registers ALU Address Register # Register # Data memory Data

36 Utilização de Mux s para efectuar comutação PCSrc Add M ux 4 Add ALU result Shift left 2 PC address Instruction Instruction memory register 1 register 2 Registers Write register Write data RegWrite data 1 data 2 ALUSrc M ux 4 ALU ALU operation Zero ALU result Address Write data MemWrite data Data memory MemtoReg M ux 16 Sign 32 extend Mem

37 Controlo Selecção das operações a efectuar (ALU, leitura/escrita, ) Controlo do fluxo de dados (multiplexor inputs) A informação de controlo provêm dos 32 bits da instrução Exemplo: add $8, $17, $18 Formato da instrução op rs rt rd shamt funct As operações da ALU são baseadas no tipo de instrução e no código da função

38 Controlo 0 Add M ux 4 Add ALU result 1 Instruction [31 26] Control RegDst Branch Mem MemtoReg ALUOp MemWrite ALUSrc RegWrite Shift left 2 PC address Instruction [25 21] register 1 Instruction [20 16] data 1 register 2 Zero Instruction 0 [31 0] ALU M ALU Write 0 data 2 result Instruction ux Instruction [15 11] register M memory ux 1 Write 1 data Registers Address Write data data Data memory 1 M ux 0 Instruction [15 0] 16 Sign 32 extend ALU control Instruction [5 0]

39 Linhas de Controlo para MUXs Instruction RegDst ALUSrc Memto- Reg Reg Write Mem Mem Write Branch ALUOp1 ALUp0 R-format lw sw X 1 X beq X 0 X