1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO Bases de Numeração Representação de Números em Base 2 5

Transcrição

1 PREFÁCIO 1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO Bases de Numeração Representação de Números Inteiros em Base b Representação de Números em Base Representação de Números Fraccionários em Base Representação de Números em Bases Potências de Operações Aritméticas em Bases 2, 8 e Somas em Base Multiplicações em Base Operações Aritméticas em Outras Bases Códigos Codificação Códigos Numéricos Códigos Reflectidos Códigos Alfanuméricos Representação Digital da Informação 28 2 FUNÇÕES LÓGICAS Álgebra de Boole Binária Funções Lógicas de Uma Variável Funções de Duas Variáveis As Funções and e or Função Conjunção Função Disjunção Princípio da Dualidade Prioridade na Execução de Operações Teoremas Envolvendo Conjunção e Disjunção Definição Formal de Álgebra de Boole Funções nand e nor Função xor Funções de n Variáveis Manipulação de Expressões Lógicas Representação de Funções Lógicas Forma Canónica Normal Disjuntiva Forma Canónica Normal Conjuntiva Representação de Funções Usando Um só Tipo de Função Minimização de Expressões Lógicas 67 xi

2 2.3.1 Método de Karnaugh Método de Quine-McCluskey 91 3 REALIZAÇÃO FÍSICA DE CIRCUITOS LÓGICOS Circuitos Integrados Digitais Famílias Lógicas Portas Básicas Níveis de Tensão e Níveis Lógicos Atrasos Energia Dispositivos Especiais Realização de Funções Lógicas Usando Portas Básicas Lógica Positiva e Negativa Lógica de Polaridade Detecção de Falhas Tipos de Falhas em Circuitos Digitais Ponta de Prova Lógica Estratégias para Detecção de Falhas Exemplos de Localização e Detecção de Falhas Características Temporais Análise de Atrasos em Circuitos Transições Espúrias em Circuitos Combinatórios Realização Directa Realização Usando ROM Realização Usando Matrizes Lógicas Programáveis MÓDULOS COMBINATÓRIOS DE MÉDIA COMPLEXIDADE Modularidade Descodificadores Descodificadores Binários Interligação de Descodificadores Codificadores Codificadores Binários Multiplexadores Realização de Multiplexadores Tipos de Multiplexadores Expansão de Multiplexadores Multiplexagem e Desmultiplexagem Realização de Funções Lógicas com Módulos de Média Complexidade Realizações com Descodificadores Realizações com Multiplexadores 202 ii

3 4.6 Circuitos Iterativos CIRCUITOS ARITMÉTICOS Somadores Semi-somador de 1 Bit Somador de 1 Bit Interligação em Cadeia de Circuitos Somadores Somadores Rápidos Números com Sinal Codificação Extensão de Sinal Operações com Números em Complemento para Excesso Subtractores Circuito Subtractor Subtracção Usando Somadores Circuito Somador/Subtractor Multiplicadores e Divisores Multiplicação de Números sem Sinal: Multiplicador em Matriz Análise do Circuito Multiplicador em Matriz Multiplicação de Números com Sinal Divisores Vírgula Fixa Representação em Vírgula Fixa Operações em Vírgula Fixa Usando Unidades Inteiras Limitações da Representação em Vírgula Fixa Representações em Vírgula Flutuante Mantissa e Expoente Operações em Vírgula Flutuante A Recomendação IEEE CIRCUITOS SEQUENCIAIS BÁSICOS Comportamento Sequencial de Circuitos Básculas Sensíveis ao Nível Báscula SR Realização de Básculas SR com Sinal de Activação Báscula D Sinal de Relógio Circuitos Sequenciais Síncronos e Assíncronos Características do Sinal de Relógio Básculas Actualizadas no Flanco do Relógio 283 iii

4 6.4.1 Tipos de Amostragem Tipos de Básculas Sinais de Controlo Imediato Parâmetros Temporais das Básculas Registos Registos Básicos Sinais de Controlo de Registos Registos de Deslocamento Sinais de Estado de Registos Contadores Contadores Assíncronos Contadores Síncronos Interligação de Contadores Aplicações de Contadores Métodos de Interligação de Registos Interligação Usando Multiplexadores Interligação Usando um Barramento Único Bancos de Registos Memórias Memórias de Acesso Directo Memórias Dinâmicas Memórias FIFO ANÁLISE E PROJECTO DE CIRCUITOS SEQUENCIAIS Circuitos Sequenciais Síncronos e Assíncronos Máquinas de Mealy e de Moore Projecto de Circuitos Sequenciais Síncronos Diagramas de Estados Minimização do Número de Estados Especificação Usando Fluxogramas Realização de Circuitos Sequenciais Síncronos Codificação de Estados Tabela de Transição de Estados Síntese do Circuito Técnicas para Realização de Circuitos Sequenciais Complexos Controladores Realizados com Lógica Discreta Controladores Baseados em Contadores Controladores Microprogramados CIRCUITOS PARA TRANSFERÊNCIA DE DADOS Níveis de Abstracção 410 iv

5 8.2 Separação entre Circuito de Dados e Circuito de Controlo Exemplo de Motivação Circuito de Dados Unidade de Controlo Linguagem de Descrição de Hardware Linguagem de Transferência entre Registos Exemplo: Máximo Divisor Comum Unidades Lógicas e Aritméticas Estrutura de uma ULA Bits de Estado Unidade Aritmética Unidade Lógica Unidade de Deslocamento Tabela de Controlo da ULA Exemplo Revisitado: Máximo Divisor Comum ARQUITECTURA DE UM COMPUTADOR Perspectiva Histórica Tipos de Computadores Tipos de Processadores Organização Interna de um Computador Estrutura Interna de um Processador Interacção com o Exterior Níveis de Abstracção de um Computador Componentes de um Computador CONJUNTOS DE INSTRUÇÕES Linguagens de Programação Instruções Assembly Especificação dos Operandos Registos Internos Constantes Especificadas na Própria Instrução Memória e Portos de Entrada/Saída Modos de Endereçamento Utilização de Pilhas Tipos de Operandos Codificação das Instruções Controlo da Sequência de Execução Instruções de Salto Chamadas a Subrotinas Interrupções 495 v

6 10.6 Conjunto de Instruções do Processador P Instruções Aritméticas Instruções Lógicas Instruções de Deslocamento Instruções de Controlo Instruções de Transferência de Dados Outras Instruções Exemplos de Utilização Formato das Instruções do Processador P Instruções sem Operandos Instruções com Um Operando Instruções com Dois Operandos Instruções de Controlo Exemplos de Codificação Um Assembler para o Processador P PROGRAMAÇÃO EM LINGUAGEM ASSEMBLY Tradução de Linguagem de Alto Nível para Assembly Variáveis Manipulação de Dados Estruturas de Controlo Chamadas a Sub-rotinas Técnicas de Programação em Assembly Programação Estruturada Comentários Constantes Exemplos de Programação Manipulação de Listas Máquina de Estados Exemplo Ilustrativo Completo ESTRUTURA INTERNA DE UM PROCESSADOR Circuito de Dados Banco de Registos Unidade Lógica e Aritmética Registo de Instrução Registo de Estado Barramentos de Interligação Controlo do Circuito de Dados Unidade de Controlo Formato das Microinstruções 589 vi

7 Microssequenciador Teste de Condições Unidade de Mapeamento Controlo do Banco de Registos Circuito de Controlo Microprogramação Carregamento do Registo de Instrução Carregamento dos Operandos Execução das Instruções Escrita do Resultado Teste de Interrupções Geração do Microcódigo SISTEMAS DE MEMÓRIA Organização de Sistemas de Memória Planos de Memória Mapas de Memória Geração dos Sinais de Controlo Hierarquia de Memória Caches Memória Virtual Organização de Sistemas de Cache Mapeamento de Dados em Caches Blocos de Cache Políticas de Substituição Políticas de Escrita Bits de Controlo Memória Virtual Tabelas de Páginas Política de Substituição Política de Escrita Bits de Controlo Translation Lookaside Buffers Interligação da Memória Virtual com as Caches ENTRADAS, SAÍDAS E COMUNICAÇÕES Arquitectura de Entradas/Saídas Interfaces Tipos de Endereçamento dos Portos Periféricos Teclados 672 vii

8 Monitores Discos Magnéticos Comunicação Paralela Interfaces sem Sincronização Protocolos de Sincronização Interfaces Síncronas Comunicação Série Comunicação Assíncrona Comunicação Síncrona Sistema de Interrupções Funcionamento das Interrupções Linhas de Interrupção Independentes Linha de Interrupção Partilhada Modos de Transferência de Dados Transferência Controlada por Programa Transferência Controlada por Interrupções Acesso Directo à Memória Transferência Usando Um Processador de Entrada/Saída TÓPICOS AVANÇADOS DE ARQUITECTURA DE COMPUTADORES Desempenho de Microprocessadores Factores Limitativos do Desempenho Computadores CISC e RISC O Processador P Modos de Endereçamento Conjunto de Instruções do Processador P O Pipeline do Processador P Andares do Pipeline do Processador P Pipeline Completo do Processador P Conflitos Estruturais Conflitos de Dados Conflitos de Controlo Comparação do Desempenho entre o P3 e o P Técnicas Avançadas de Exploração de Paralelismo 761 A O PROCESSADOR P3 771 A.1 Conjunto de Instruções do P3 773 A.1.1 Registos 773 A.1.2 Bits de Estado 773 A.1.3 Memória 774 A.1.4 Entradas/Saídas 774 viii

9 A.1.5 Interrupções 774 A.1.6 Conjunto de Instruções 775 A.1.7 Modos de Endereçamento 776 A.2 Implementação do P3 778 A.2.1 Assembler 778 A.2.2 Periféricos 778 A.2.3 Placa P3 781 A.2.4 Simulador 784 ÍNDICE REMISSIVO 787 ix