SSC0112 Organização de Computadores Digitais I

Transcrição

1 SSC0112 Organização de Computadores Digitais I 16ª Aula Arquitetura MIPS: Unidade de Controle (Multiciclo) Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1

2 MIPS Multiciclo com jump 2

3 MIPS Multiciclo: Unidade de controle Divisão da execução da instrução em várias etapas, maximizando o desempenho, limitando a cada ciclo somente um acesso a memória, ou um acesso ao banco de registradores, ou uma operação na ULA O tempo do clock deve ser o maior valor entre os acessos citados acima 3

4 MIPS Multiciclo: Unidade de controle Os sinais de controle da implementação multiciclo não dependem somente dos bits que definem a instrução Dependem também de que ciclo a instrução se encontra Utilização de uma máquina de estado finito Registrador para armazenar o estado atual (state register) Função para cálculo do próximo estado: determinado pelo estado corrente e pela entrada Função de saída: determinada pelo estado corrente e pela entrada 4

5 Etapas: MIPS Multiciclo: Unidade de controle 1. Busca da instrução 2. Decodificação da instrução e busca dos registradores 3. Execução, cálculo do endereço de memória ou conclusão do desvio 4. Acesso à memória ou conclusão de instrução tipo R 5. Conclusão da leitura da memória 5

6 MIPS Multiciclo: Unidade de controle Passo Instrução tipo R Instruções de referência à memória Branches Jumps Busca da instrução Decodificação da instrução e busca dos registradores Execução, cálculo do endereço de memória ou conclusão do desvio Acesso à memória ou conclusão de instrução tipo R Conclusão da leitura da memória IR <= Memory[PC] PC <= PC + 4 A <= Reg[IR[25:21]] B <= Reg[IR[20:16]] ALUOout <= PC + (sign-extend(ir[15:0]) << 2) ALUout <= A op B ALUout <= A + sign-extend(ir[15:0]) If (A == B) PC <= ALUout Reg[IR[15:11]] <= ALUout Load: MDR <= Memory[ALUout] ou Store: Memory[ALUout] <= B Load: Reg[IR[20:16]] <= MDR PC <= {PC[31:28], (IR[25:0],2 b00)} 6

7 MIPS Multiciclo: Unidade de controle 7

8 MIPS Multiciclo: Unidade de controle 8

9 MIPS Multiciclo: Unidade de controle 9

10 MIPS Multiciclo: Unidade de controle 10

11 MIPS Multiciclo: Unidade de controle 11

12 Máquina de Estado Finito Final 12

13 MIPS multiciclo: Unidade de Controle Sinais de controle dependem: da instrução atual e do ciclo em execução Especificação pode ser feita com: MEFs Microprogramação representação através de (ou como um) programa Representação Lógica equação lógica ou tabela verdade Implementação de ambas as especificações pode ser: circuito lógico (como PLA) ou ROM

14 UC: da especificação à implementação

15 UC: especificação com MEF MEF: conjunto de estados + duas funções: função próximo estado e função saída Função saída determina os sinais de controle deste ciclo Função próximo estado determina qual será o estado no ciclo seguinte

16 MIPS multiciclo: MEF da UC Estados que precisam ser implementados... com sinais de controle Quantos bits são necessários para determinar o estado?

17 MIPS multiciclo: UC hardwired Controle de sequenciamento: função próximo estado Sinais de controle deste ciclo

18 MIPS multiciclo: representação lógica com equações lógicas Estados numerados sequencialmente: 0=000, 1=0001, 2=0010, 3=0011, 4=0100, 5=0101, 6=0110, Qual a equação lógica do bit NS0 (NextState0)? NS0 deve estar ativo sempre que o próximo estado for ímpar, ou seja, Próximo estado Estado atual NextState1 => state0 = S3'.S2'.S1'.S0' NextState3 => state2. (Op[5-0] = lw ) = S3'.S2'.S1.S0'. Op5.Op4'.Op3'.Op2'.Op1.Op0 NextState5 => state2. (Op[5-0] = sw ) = S3'.S2'.S1.S0'. Op5.Op4'.Op3.Op2'.Op1.Op0 NextState7 => state6 = S3'.S2.S1.S0' NextState9 => state1. (Op[5-0] = jmp ) = S3'.S2'.S1'.S0. Op5'.Op4'.Op3'.Op2'.Op1.Op0' NS0 é a soma lógica (OR) de todos esses termos.

19 MIPS multiciclo: relação saídas x estados

20 MIPS multiciclo: implementação em hardware da UC com PLA AND OR

21 MIPS multiciclo: UC microprogramada Microprogramação: alternativa para especificar a UC Controle de sequenciamento com: contador de microprograma e tabelas de despacho

22 MIPS multiciclo: UC microprogramada Tabelas de despacho 22

23 MIPS multiciclo UC microprogramada

24 MIPS multiciclo: UC microprogramada Lógica de Seleção de Endereço ação do controle de endereço a cada microinstrução

25 MIPS multiciclo: UC microprogramada Representação lógica usando uma Tabela Verdade Valores de Entrada (estado [3-0]) \/ Saídas \/ PCWrite PCWriteCond IorD Mem Read Mem Write IRWrite Mem toreg PCSrc PCSrc ALUOP ALUOP ALUSrcB ALUSrcB ALUSrcA RegWrite RegDst

26 MIPS multiciclo: UC microprogramada Implementação usando uma ROM os m bits do estado são a entrada indicam o endereço da ROM a ser lido endereçam uma das 2 m entradas na ROM (altura) os n bits de controle ([17-0] no caso) são a saída é a palavra lida da ROM (largura)

27 MIPS Multiciclo: UC microprogramada (sinais ativos)