SSC0114 Arquitetura de Computadores

Transcrição

1 SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1

2 Arquitetura MIPS MIPS: Microprocessor without interlocked pipeline stages (microprocessador sem estágios intertravados de pipeline) RISC Patterson e Séquin (1980) MIPS Hennessy (1981) Desenvolvida pela MIPS Computer System (fundada pelo Hennessy em 1984) Comprada pela Silicon Graphics em 1992, que criou uma subsidiária chamada MIPS Technologies, Inc 2

3 ISA (Instruction Set Architecture) Quantidade e função dos registradores 32 registradores de propósito geral Todos começam com o símbolo $ Formato das Instruções 3 tipos Modos de endereçamento 5 modos 3

4 Registradores do MIPS $0 $zero, $r0 Sempre zero $1 $at Reservado para o assembler (assembler temporary) $2, $3 $v0, $v1 Primeiro e segundo valores de retorno, respectivamente $4,..., $7 $a0,..., $a3 Primeiros quarto argumentos para funções $8,..., $15 $t0,..., $t7 Registradores temporários $16,..., $23 $s0,..., $s7 Registradores salvos $24, $25 $t8, $t9 Mais registradores temporários $26, $27 $k0, $k1 Reservados para o Kernel do SO $28 $gp Global pointer (ponteiro global) $29 $sp Stack pointer (ponteiro para a pilha) $30 $fp Frame pointer (ponteiro para o frame) $31 $ra Return address (endereço de retorno) 4

5 Tipos das instruções Instruções Aritméticas e Simples add, addi, addu, addiu, Instruções de Operandos Lógicos and, andi, or, ori Instruções de Uso da Memória lw, lh, lb, sw, sh, sb Instruções de Controle de Fluxo beq, bne, j Instruções de Comparações slt 5

6 Formato das instruções 3 formatos: Tipo R (R-format), envolvendo registrador-registrador Tipo I (I-format), envolvendo valor imediado Tipo J (J-format), de desvio 3 Formatos de Instruções OP OP OP rs rt rd sa funct rs rt immediate jump target R format I format J format 6

7 Tipo R Campos: op rs rt rd shamt funct 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits op: código da operação (opcode) rs: número do primeiro registrador de origem rt: número do segundo registrador de origem rd: número do registrador destino shamt: quantidade de bits a ser deslocado funct: função específica a ser realizada 7

8 Tipo R Exemplos: add $t2, $t1, $t Op = 0x0 rs = 9 rt = 8 rd = 10 shamt f = 0x20 sub $s7, $t8, $ Op = 0x0 rs = 24 rt = 0 rd = 23 shamt f = 0x22 8

9 Tipo I Campos: op: código da operação (opcode) rs: número do registrador base a ser operado com o valor imediato ou operando rt: número do registrador de destino ou operando constante: 2 15 a endereço: op rs rt constante ou endereço 6 bits 5 bits 5 bits 16 bits 9

10 Tipo I Exemplos: addi $s1, $s2, Op = 0x8 rs = 18 rt = 17 constante = 100 beq $t0, $t1, Op = 0x4 rd = 8 rs = 9 constante =

11 Tipo J op endereço Campos: 6 bits 26 bits op: código da operação (opcode) endereço: endereço destino 11

12 Tipo J Exemplos: j OP = 0x2 Endereço = 245 Como transformar esse valor de 26 bits em um endereço de 32 bits? PC

13 Modos de endereçamento 13

14 Modos de endereçamento Endereçamento imediato addi $s2, $s1, 100 (Tipo I) Endereçamento por registrador add $t2, $t1, $t0 (Tipo R) Endereçamento com base lw $t0, 8($s1) (Tipo I) Relativo ao PC beq $t0, $t1, 28 (Tipo I) Endereçamento pseudo-direto j 300 (Tipo J) 14

15 Os 4 Princípios de Projeto do MIPS (RISC) Simplicidade favorece a regularidade Instruções fixas de 32 bits Pequeno número de formato de instruções O opcode está sempre nos 6 bits mais significativos Bons projetos requerem compromissos 3 formatos de instruções Menor é melhor Conjunto de instruções limitado Número de registradores no banco de registradores limitado Número de modos de endereçamento limitado Torne o caso comum rápido Operandos aritméticos estão no banco de registradores (máquina load-store) Permitir que as instruções tenham operandos imediatos 15

16 Arquitetura MIPS: Componentes Banco de Registradores Unidade de Controle ULA Memória Entrada/Saída... e vários multiplexadores 16

17 Arquitetura MIPS: Componentes Para interconectar todos os componentes: Linhas de dados Interconexões definidas pelo Caminho de Dados Linhas de controle Definidas pela Unidade de Controle de acordo com a fase da instrução e o que a instrução tem que fazer (decodificação) 17

18 Arquitetura MIPS Múltiplas implementações para uma mesma arquitetura: Single cycle (Monociclo) Cada instrução é executada em um único ciclo Multicycle (Multiciclo) A execução da instrução é dividida em uma série de passos menores Pipelined A execução de cada instrução é dividida em uma série de passos menores Partes de múltiplas instruções sendo executadas ao mesmo tempo 18

19 Arquitetura MIPS Múltiplas implementações para uma mesma arquitetura: Single cycle (Monociclo) Cada instrução é executada em um único ciclo Multicycle (Multiciclo) A execução da instrução é dividida em uma série de passos menores Pipelined A execução de cada instrução é dividida em uma série de passos menores Partes de múltiplas instruções sendo executadas ao mesmo tempo 19

20 Arquitetura MIPS: Componentes Banco de Registradores 20

21 Arquitetura MIPS: Componentes Memória Instrução Dados 21

22 Arquitetura MIPS: Componentes ULA 22

23 Arquitetura MIPS: Componentes Outro componentes PC Somador Extensão de sinal 23

24 Arquitetura MIPS: Metodologia de Clocking Utiliza uma metodologia de sincronização acionada por transição Quaisquer valores armazenados em um elemento lógico sequencial são atualizados apenas em uma transição de clock 24

25 Conjunto de instruções básico Instruções de memória: lw e sw Instruções aritméticas: add, sub Instruções lógicas: or, and Instruções de desvio condicional: beq Instruções de desvio incondicional: j 25

26 Visão Geral da CPU

27 Multiplexadores Não se pode juntar os fios Utilização de multiplexadores

28 Busca das instruções IR = Mem[PC] PC = PC + 4 Registrador de 32-bit Incrementa de 4 para a próxima instrução 28

29 Execução das instruções Tipo R Leitura de dois registradores Realização da operação aritmética/lógica Escrita do resultado no registrador Uso dos componentes: Banco de registradores ULA 29

30 Execução das instruções Tipo R 30

31 Execução das instruções Load/Store Instruções Tipo I: valor imediato na instrução, mas com 16 bits Leitura dos operandos a partir dos registradores Calcula o endereço usando um deslocamento de 16 bits Uso da ULA, com o componente de extensão de sinal Load: lê a memória e atualiza o registrador Store: escreve o valor do registrador na memória 31

32 Execução das instruções Load/Store 32

33 Tipo R / Load / Store 33

34 beq $t1, $t2, offset Execução das instruções Desvio Endereço destino é relativo a próxima instrução Endereço destino = PC offset O offset deve ser deslocado de 2 bits para a esquerda de modo que seja um offset de palavra, não de byte 34

35 Execução das instruções Desvio Leitura dos operandos a partir dos registradores Comparação dos dois através da ULA Subtração dos dois e caso sejam iguais, a saída Zero é setada Cálculo do endereço destino Se houver desvio: PC deslocamento 35

36 Execução das instruções Desvio 36

37 Caminho completo 37

38 Tipo R (Modo de endereçamento por add $s2, $s3, $s4 registrador) 38

39 Tipo I (modo de endereçamento por base) lw $s4, 1000 ($s5) 39

40 Tipo I (Modo de endereçamento relativo ao PC) beq $s4, $s5, LABEL 40

41 MIPS: Unidade de Controle 41

42 MIPS: Unidade de Controle 42

43 MIPS: Unidade de Controle Circuito 43