O Porcessador: Via de Dados e Controle (Parte B: multiciclo) 1998 Morgan Kaufmann Publishers Ch5B 1

Transcrição

1 O Porcessador: Via de Dados e Controle (Parte B: multiciclo) 998 organ Kaufmann Publishers Ch5B

2 Abordagem ulticiclo Dividir a instrução em passos, cada passo corresponde a um ciclo Balancear a quantidade de trabalho a ser feito Restringir cada ciclo para usar apenas uma grande unidade funcional ULA, emória, Banco de Registradores No fim de um ciclo Armazenar valores para uso em ciclos posteriores Introduzir registradores internos adicionais! PC Address emory Data or data register emory data register Data Register # Registers Register # Register # A B ALU ALUOut 998 organ Kaufmann Publishers Ch5B 2

3 Abordagem onociclo Registrador de Instrução (IR) e Registrador da emória de Dados (DR) salvam saída da memória Registradores A e B salvam saída do banco de registradores ALUout salva saída da ALU Todos, exceto IR, guardam dados por um ciclo de clock controle de escrita é desnecessário novos UXes: endereço da memória, operandos da ALU PC Address Write data emory emdata [25 2] [2 6] [5 ] register [5 ] [5 ] Read register Read register 2 Registers Write register Write data Read data Read data 2 A B Zero ALU ALU result ALUOut emory data register 6 Sign extend 32 Shift left organ Kaufmann Publishers Ch5B 3

4 Via de dados multiciclo e sinais de controle IorD emread emwrite IRWrite RegDst RegWrite ALUSrcA PC Address Write data emory emdata [25 2] [2 6] [5 ] register [5 ] [5 ] Read register Read register 2 Registers Write register Write data Read data Read data 2 A B Zero ALU ALU result ALUOut emory data register 6 Sign extend 32 Shift left 2 ALU control [5 ] emtoreg ALUSrcB ALUOp Falta implementar 3 possíveis fontes de carga para PC: PC+4, beq e j 998 organ Kaufmann Publishers Ch5B 4

5 Via de dados completa P C W r it e C o n d P C S o u r c e P C W rit e Io r D e m R e a d e m W r ite O u t p u ts C o n tr o l A L U O p A L U S r c B A L U S rc A e m to R e g R e g W rite P C u x A d d re s s W r ite d a ta e m o r y e m D a ta In s truc tio n [3 26 ] In stru ction [2 5 2 ] In stru ction [2 6 ] In stru ction [ 5 ] Instru ctio n re g is te r Instruc tion [ 5 ] e m o ry d a ta re g is te r IR W rite In s tr u c tio n [2 5 ] In stru c tio n [ 5 ] O p [5 ] u x u x 6 R e g D s t R e a d r e g iste r R e a d r e g iste r 2 W rite reg ister W rite d a ta R e gis te rs S ig n e x te n d R e a d d a ta R e a d d a ta S h ift le ft 2 A B 4 u 2 x 3 u x S h ift A L U c on tro l le ft 2 P C [3 2 8 ] Z e r o A L U A L U r e s u lt J u m p a d d re s s [3 ] A L U O u t 2 u x Instru ction [5 ] 998 organ Kaufmann Publishers Ch5B 5

6 Sinais de controle ( bit) Desligado Ligado RegDst Reg de escrita rt Reg de escrita rd RegWR Escreve no banco ALUSrcA operando é o PC operando é o reg A emrd Lê a memória emwr Escreve na memória emto Reg Reg WR data ALUout Reg WR data DR IorD Endereço do PC Endereço de ALUout IRWrite Escreve no IR PCWrite Escreve no PC PCWriteCond Escr PC se ALU= 998 organ Kaufmann Publishers Ch5B 6

7 Sinais de controle (2 bits) ALUop ALUSrcB PCSrc Soma Subtração Function Segundo operando é o registrador B constante 4 sign extend, 6 bits do IR idem acima, deslocado 2 bits à esquerda PC + 4 ALUout (target address) Jump (4 bits PC & 26 bits ender & ) 998 organ Kaufmann Publishers Ch5B 7

8 Cinco Passos de Execução Busca da Instrução Decodificação da instrução e leitura dos registradores Execução, Cálculo do Endereço de emória, Cálculo e tomada (ou não) do desvio Acesso à emória, Término das instruções lógicas e aritméticas Escrita no registrador (para operações do tipo lw) Agora, instruções utilizam de 3 até 5 ciclos! 998 organ Kaufmann Publishers Ch5B 8

9 Passo : Busca da Instrução Usar PC para obter a instrução e armazená la no IR Incrementar o PC+4 Esses passos podem ser descritos usando RTL "Register Transfer Language" IR = emory[pc]; PC = PC + 4; 998 organ Kaufmann Publishers Ch5B 9

10 Passo 2: Decodificação da Instrução e Leitura dos Regs Ler registradores rs e rt Computar o endereço do desvio, caso a instrução seja um desvio RTL: A = Reg[IR[25 2]]; B = Reg[IR[2 6]]; ALUOut = PC + (sign extend(ir[5 ]) << 2); 998 organ Kaufmann Publishers Ch5B

11 Passo 3: Execução ULA deve executar uma das três operações seguintes Referência à emória: ALUOut = A + sign extend(ir[5 ]); Tipo R: ALUOut = A op B; Desvio: if (A==B) PC = ALUOut; 998 organ Kaufmann Publishers Ch5B

12 Passo 4: Tipo R ou Acesso à emória Loads e stores acessam a memória DR = emory[aluout]; or emory[aluout] = B; Instruções do tipo R terminam a execução Reg[IR[5 ]] = ALUOut; 998 organ Kaufmann Publishers Ch5B 2

13 Passo 5: Escrita no registrador Reg[IR[2 6]]= DR; 998 organ Kaufmann Publishers Ch5B 3

14 Resumo: Step name fetch decode/register fetch Action for R type instructions Action for memory reference Action for instructions branches IR = emory[pc] PC = PC + 4 A = Reg [IR[25 2]] B = Reg [IR[2 6]] ALUOut = PC + (sign extend (IR[5 ]) << 2) Action for jumps Execution, address ALUOut = A op B ALUOut = A + sign extend if (A ==B) then PC = PC [3 28] II computation, branch/ (IR[5 ]) PC = ALUOut (IR[25 ]<<2) jump completion emory access or R type Reg [IR[5 ]] = Load: DR = emory[aluout] completion ALUOut or Store: emory [ALUOut] = B emory read completion Load: Reg[IR[2 6]] = DR 998 organ Kaufmann Publishers Ch5B 4

15 Outra visão, flograma IR=em[PC] PC=PC+4 A=Reg[IR[25:2]] B=Reg[IR[2:6]] ALUout=PC+(SignExt(IR(5:))<<2) ALUout=A op B ALUout=A+SignExt(IR(5:)) If A==B PC=PC[3:28]& PC=ALUout IR[25:]<< Reg[IR[5:]]=ALUout DR=em(ALUout) 4 Reg[IR[5:]]=DR em(aluout)=b 998 organ Kaufmann Publishers Ch5B 5

16 Questões rápidas O código a seguir executará em quantos ciclos? lw $t2, ($t3) lw $t3, 4($t3) beq $t2, $t3, Label add $t5, $t2, $t3 sw $t5, 8($t3) Label:... #considere que não será tomado O que está acontecendo durante o 8º ciclo? Em qual ciclo acontece a soma $t2+$t3? 998 organ Kaufmann Publishers Ch5B 6