Licenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame

Transcrição

1 FEUP Licenciatra em Engenharia Informática e Comptação Arqitectra de Comptadores Eame o ano Dração: Hm Sem conslta Atenção: Este eame tem 6 qestões em 5 páginas. Jstifiqe todas as respostas e apresente todos os cálclos.. A tabela seginte apresenta a distribição de instrções de m dado programa. O CPU sado tem ma freqência F= GHz. tipo taa de ocorrência (%) n o de ciclos lógico-aritméticas 45 4 load/store 5 saltos 5 3 vírgla fltante 6 O número de instrções eectadas é 4 9. () (a) Determine o CPI médio e o tempo qe o programa demora a ser eectado. () (b) Os valores indicados na tabela anterior assmem a eistência de ma memória cache perfeita. Sponha agora qe o comptador tem m sistema de memória cache (nificada) com ma taa de falhas de 4% e penalidade de falha de ciclos. Determine o CPI médio nesta sitação e calcle a razão entre o desempenho ideal e o desempenho com sistema de memória realista.. Considere a seginte máqina de estados descrita em Verilog: modle mef(clock, _A, _B, _ot); inpt _A, _B, clock; otpt _ot; reg [:] estado = ; assign _ot = (estado == b); clock) case (estado) b: if (_A == _B) estado <= b; else b: if (_A == _B) estado <= b; else b: if (_A == _B) estado <= b; else endcase endmodle () (a) Trata-se de ma máqina de oore o de ealy? (.5) (b) Apresente o diagrama de estados desta máqina. (contina) FEUP/LEIC Pág. de 5 Eame

2 (.5) (c) Desenhe as formas de onda dos sinais entrada_a, entrada_b e saida da seginte bancada de teste. timescale ns/ns modle testbench; reg clk, entrada_a, entrada_b; wire saida; mef t(.clock(clk),._a(entrada_a),._b(entrada_b),._ot(saida); always # clk = ~clk; initial begin clk = ; entrada_a = ; entrada_b = ; # entrada_a = ; entrada_b =; # entrada_b = ; # entrada_a = ; #6 entrada_a = ; # $stop; end endmodle (3) 3. Assma qe a nidade de controlo mlti-ciclo estdada na disciplina (e apresentada em aneo) é sada para eectar a instrção sw $, ($3) Para cada estado da nidade de controlo drante a eecção desta instrção, indiqe:. a proveniência dos operandos;. a operação efectada; 3. o significado do resltado. 4. Considere o seginte fragmento de código IPS, qe se pretende eectar nm CPU com pipeline de 5 andares idêntica à estdada nas alas. lw $3, ($4) add $3, $3, $ add $7, $7, $3 add $, $, $6 sw $3, ($4) () (a) Para o fragmento apresentado, determine todas as dependências entre instrções. (.5) (b) Assmindo qe a implementação sada não implementa atalhos, apresente m diagrama da evolção temporal da eecção das instrções. Indiqe claramente a casa de qaisqer eventais protelamentos. Indiqe o número de ciclos necessários para eectar o fragmento. (.5) (c) Repita a análise da alínea anterior, assmindo desta vez qe a implementação sa atalhos. Identifiqe qais os atalhos eventalmente sados. Caso ainda eistam protelamentos, indiqe se e como eles poderiam ser evitados por reordenação das instrções (sem alterar os resltados). (contina) FEUP/LEIC Pág. de 5 Eame

3 (3) 5. Epliqe o qe é m translation lookaside bffer (TLB), como fnciona, para qe serve e porqe é sado. (3) 6. Um programa deseja processar m número elevado de blocos de dados. Para cada bloco de 6 KB, o programa eecta três tarefas:. leitra do bloco de disco;. processamento do bloco; 3. escrita do bloco com o mesmo tamanho para disco (notra posição). Cada bloco é armazenado em sectores scessivos de ma mesma pista. características indicadas na tabela seginte. O disco tem as velocidade de rotação tempo de bsca taa de transferência 5 RP 6 ms 64 B/s O controlador de disco tem m overhead adicional de ms. O processamento de cada bloco reqer milhões de ciclos. A freqência de relógio do CPU é de 5 GHz. Assmindo qe apenas este programa é eectado e qe as três etapas nnca estão sobrepostas, determine o número de blocos tratados por segndo. Fim. FEUP/LEIC Pág. 3 de 5 Eame

4 Aneos Start fetch decode/ fetch SrcA = IorD = IR SrcB = Op = SrcA = SrcB = Op = PCSorce = (Op = 'LW') or (Op = 'SW') (Op = R-type) (Op = 'BEQ') (Op = 'J') address Branch Jmp comptation Eection completion completion SrcA = SrcB = Op = (Op = 'SW') SrcA = SrcB = Op = SrcA = SrcB = Op = Cond PCSorce = PCSorce = (Op = 'LW') access access R-type completion IorD = em IorD = RegDst = emtoreg = read completon step 4 RegDst = emtoreg = Op Operação soma sbtracção operação definida pelo código da instrção FEUP/LEIC Pág. 4 de 5 Eame

5 Cond PCSorce IorD em emtoreg IR Otpts Control Op [5-] Op SrcB SrcA RegDst [5-] [3-6] PC Address emdata [5-] [-6] [5-] [5-] [5-] Registers 6 3 Sign etend Shift left A B 4 3 [5-] 6 Shift 8 left PC [3-8] Zero reslt control Jmp address [3-] Ot FEUP/LEIC Pág. 5 de 5 Eame