Arquitectura de Computadores II. Revisão e implementação do datapath do MIPS

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamanho: px
Começar a partir da página:

Download "Arquitectura de Computadores II. Revisão e implementação do datapath do MIPS"

Transcrição

1 Arqitectra de omptadores II LESI - 3º Ano Revisão e implementação do datapath do IPS João Lís Ferreira Sobral epartamento do Informática Universidade do inho Janeiro 22

2 Revisão do datapath (P) do IPS Visão global dos passos necessários para a eecção de ma instrção (lw, sw, add, sb, and, or, slt, beq e j):. bsca da instrção à memória, tilizando o conteúdo do P para indicar a posição de memória qe contém a instrção a eectar. 2. descodificação da instrção e leitra do conteúdo de m o dois registos, tilizando os campos da instrção. 3. eecção da operação na ALU: a. lw e sw calcla o endereço de memória a aceder ($rs+imm6) b. add, sb, and, or e stl eecta a operação correspondente c. beq efecta a comparação dos dois registos 4. acesso à memória (lw e sw) o escrita do resltado (add, sb, and, or, slt e beq) 5. escrita do resltado em registos (lw) Visão global (simplificada) do P do IPS: a t a R e g i s t e r # P R e g i s t e r s A L U R e g i s t e r # R e g i s t e r # a t a a t a Os elementos qe operam em dados (i.e., ALU) são de lógica combinatória. Os elementos qe gardam estado definem o estado da máqina (i.e., memória de instrções, de dados e banco de registos) são formados por lógica seqencial. Os elementos qe gardam estado transitam para novos valores apenas nm dos bordos do relógio. Nesta implementação todas as instrções são eectadas nm só ciclo do relógio. Arqitectra de omptadores II 2 João Lís Sobral 22

3 Revisão do datapath (P) do IPS Blocos básicos do P - Bsca da instrção a d d r e s s P A d d S m a. b. P r o g r a m c o n t e r c. A d d e r a memória de instrções armazena o programa a eectar o program conter (P) indica o endereço da instrção a eectar. a ALU efecta apenas a operação de adição (adder) para calclar o endereço da próima instrção a eectar (P + 4 bytes) A d d 4 P a d d r e s s o endereço do P é tilizado para bscar na memória a instrção a realizar. Simltaneamente, o valor do P é incrementado de 4 para apontar para a próima instrção. Arqitectra de omptadores II 3 João Lís Sobral 22

4 Revisão do datapath (P) do IPS Blocos básicos do P Leitra do banco de registos e eecção R e g i s t e r n m b e r s a t a R e g i s t e r s 2 R e g a t a A L U c o n t r o l Z e r o A L U A L U r e s l t a. R e g i s t e r s b. A L U O banco de registos possibilita o acesso ao valor dos registos do processador. Nma instrção pode ser necessário, no máimo, ler dois registos e escrever o resltado nm registo (e. add $rd, $rs, $rs2) O banco de registos, em cada ciclo, coloca o valor dos registos indicados em Read register e Read register 2 em Read data e Read data 2, respectivamente, tornando desnecessário m sinal de controlo para a leitra dos registos. O qando é activado o sinal de controlo RegWrite o valor em Write ata é escrito no registo indicado em Write register. A ALU realiza as operações (adição, sbtracção, etc.. ) possindo das entradas de dados de 32 bits, ma saída de 32 bits para o resltado e m sinal adicional qe indica se o resltado da operação foi zero. O sinal de controlo ALU operation permite seleccionar a operação a realizar. 2 R e g i s t e r s 2 R e g 3 A L U o p e r a t i o n Z e r o A L U A L U r e s l t As entradas do banco de registos (Read register, Read register 2 e Write register) provêm directamente dos campos da instrção. As das entradas da ALU estão ligadas às das saídas do banco de registos. A saída da ALU deve ser ligada ao Write data do banco de registos, para qe seja possível escrever o resltado da operação no registo destino (e. add $rd, $rs, $rs2) Arqitectra de omptadores II 4 João Lís Sobral 22

5 Revisão do datapath (P) do IPS Blocos básicos do P Acesso à memória (lw e sw) e m a t a S i g n e t e n d e m a. a t a n i t b. S i g n - e t e n s i o n n i t A nidade de memória de dados permite ler e escrever na memória. O sinal Address indica a posição de memória a ler o escrever e o sinal Write data indica os dados a escrever. O sinal Read data contém o valor lido da memória. Os sinais de controlo emread e emwrite permitem seleccionar a operação de leitra o escrita, respectivamente. A nidade de etensão de sinal efecta a etensão de valores de 6 bits, em complemento para 2, para valores de 32 bits. 2 R e g i s t e r s R e g 2 3 A L U o p e r a t i o n Z e r o A L U A L U r e s l t e m a t a 6 32 S i g n e t e n d e m Nos acessos à memória (i.e. lw $rd, Imm6($rs) e sw $rs2, Imm6($rs)) o endereço a aceder é calclado através da adição de ma constante de 6 bits com o valor de m registo. Os 6 bits provém de m campo da instrção, sendo necessário estender o valor para 32 bits e ligar à ALU, bem como a primeira saída do banco de registos. A saída da ALU é tilizada para indicar o endereço a ser acedido A saída da memória é ligada ao banco de registos para possibilitar a colocação do valor lido da memória em registo (em lw) Arqitectra de omptadores II 5 João Lís Sobral 22

6 Revisão do datapath (P) do IPS Blocos básicos do P álclo de endereço de salto (beq) P + 4 f r o m i n s t r c t i o n p a t h A d d S m B r a n c h t a r g e t S h i f t l e f t 2 2 R e g i s t e r s R e g S i g n e t e n d 3 A L U o p e r a t i o n A L U Z e r o T o b r a n c h c o n t r o l l o g i c As instrções de salto relativo (beq $rs, $rs2, offset) contêm três parâmetros: os dois registos a comparar e m deslocamento de 6 bits, tilizado para calclar o endereço da próima instrção, caso a condição se verifiqe. O endereço de salto é calclado estendendo a constante de 6 para 32 bits, mltiplicando por 4 (os saltos relativos são ao nível das palavras de 4 bytes) e adicionando a P + 4 (o salto com deslocamento corresponde à instrção seginte). A condição de salto é verificada sbtraindo os valores dos dois registos. Qando o valor resltante é é activada a saída Zero, qe indica qe o salto deve ser tomado Qando o salto é tomado o endereço da próima instrção a eectar é o endereço de salto calclado. aso contrário, o salto não deve ser tomado e a instrção a eectar está no endereço P + 4 A instrção de jmp difere do beq ma vez qe é m salto absolto e sbstiti os 28 bits menos significativos do P. A sa implementação é diferente da do beq. Arqitectra de omptadores II 6 João Lís Sobral 22

7 Revisão do datapath (P) do IPS Jnção dos vários blocos básicos do P (Tipo R + lw + sw) S e l e c t A B Select (saída) A B A b i t w i d e 2 - t o - m l t i p l e o r Um mltipleer permite seleccionar ma saída entre várias entradas, através de m sinal de controlo (neste caso, designado por select) Uma mesma nidade não pode ser sada várias vezes no mesmo ciclo. Em ciclos diferentes, as várias nidades podem ser tilizadas para instrções distintas (e. a ALU e o banco de registos) 4 A d d A segnda entrada da ALU pode provir do banco de registos (Read data 2, em instrções tipo R e beq) o da nidade de etensão de sinal (instrções tipo I, nomeadamente lw e sw). O mltipleer permite seleccionar (através de ALUSrc) ma das sas entradas consoante a instrção a eectar P a d d r e s s 2 R e g R e g i s t e r s 2 A L U S r c 3 A L U o p e r a t i o n Z e r o A L U A L U r e s l t e m a t a e m t o R e g 6 S i g n 32 e t e n d e m O valor qe é escrito no banco de registos pode provir da memória (lw) o da ALU (otras instrções) Arqitectra de omptadores II 7 João Lís Sobral 22

8 Revisão do datapath (P) do IPS Jnção dos vários blocos básicos do P Sporte a beq O sporte à instrção beq implica a introdção de mais m mltipleer, controlado pelo sinal PSrc, para permitir a escolher o próimo valor do P: eecção seqencial (P + 4) o o valor calclador pelo beq. P S r c 4 A d d S h i f t l e f t 2 A d d A L U r e s l t P a d d r e s s 2 R e g i s t e r s 2 R e g 6 32 S i g n e t e n d A L U S r c 3 A L U o p e r a t i o n Z e r o A L U A L U r e s l t e m e m a t a e m t o R e g Sinais de controlo para a ALU A tabela de verdade para a ALU: ALU operation Operação realizada AN OR adição sbtracção set on less than A nidade ALU ontrol, controlada através do sinal ALUOp, gera o sinal ALUOperation em fnção dos campos opcode de fnct, através da seginte tabela: Instrção ALUOp ampo ALU Operação fnct operation LW adição SW adição BEQ sbtracção Tipo R (add) adição Tipo R (sb) sbtracção Tipo R (and) and Tipo R (or) or Tipo R (slt) set on less than Arqitectra de omptadores II 8 João Lís Sobral 22

9 Revisão do datapath (P) do IPS Finalização do P ampos da Instrção O registo destino pode encontrar-se no campo [5-] o no campo [2-6], o qe obriga à introdção de mais m mltipleer (Regst) O campo da instrção [5-] é tilizado pelo ALU control para gerar os sinais necessários para a ALU em instrções do tipo R. Tipo R Op Rs Rs Rd Fnct Tipo I (lw e sw) Op Rs Rd immediate Tipo I (beq) Op Rs Rs2 immediate O primeiro registo é sempre especificado no campo da instrção [25-2] enqanto o segndo registo está no campo [2-6], logo estes dois campos da instrção são ligados a Read register e Read register 2, respectivamente. A constante (Imm6) de 6 bits está sempre no campo da instrção [5-], logo este campo é ligado à nidade de etensão de sinal. Qando é tilizada ma constante e m registo esse registo é especificado no campo [25-2] P S r c 4 A d d R e g S h i f t l e f t 2 A d d A L U r e s l t P a d d r e s s [ 3 ] [ ] [ 2 6 ] [ 5 ] R e g s t [ 5 ] 2 2 R e g i s t e r s 6 S i g n 32 e t e n d A L U S r c A L U c o n t r o l Z e r o A L U A L U r e s l t e m a t a e m e m t o R e g [ 5 ] A L U O p Arqitectra de omptadores II 9 João Lís Sobral 22

10 Revisão do datapath (P) do IPS Sporte à instrção jmp (j end) Tipo J (J) Op address A instrção j é m salto incondicional, cjo endereço destino é o endereço de 26 bits, inclído na instrção. A Os restantes 4 bits são retirados de P + 4 À constante de 26 bits são adicionados dois bits à direita (i.e., mltiplicada por qatro). Endereço de salto P+4[3-28] address O sporte à instrção j reqer a introdção de m mltipleer adicional e de m novo sinal de controlo (jmp). Este mltipleer permite seleccionar o próimo valor do P. [ 25 ] S h i f t J m p a d d r e s s [ 3 ] l e f t A d d P + 4 [ ] [ ] o n t r o l R e g s t J m p B r a n c h e m e m t o R e g A L U O p e m A L U S r c R e g S h i f t l e f t 2 A d d A L U r e s l t P a d d r e s s [ 3 ] [ 25 2 ] [ 2 6 ] [ 5 ] 2 R e g i s t e r s 2 Z e r o A L U A L U r e s l t a t a [ 5 ] 6 32 S i g n e t e n d A L U c o n t r o l [ 5 ] Arqitectra de omptadores II João Lís Sobral 22

11 Revisão do datapath (P) do IPS Unidade de controlo Resmo dos sinais de controlo: Sinal Efeito qando inactivo () Efeito qando activo () Regst O registo destino provém do campo rt (I[2-6]) O registo destino provém do campo rd (I[5-]) RegWrite nenhm O valor em Write data é escrito no registo indicado em Write register ALUSrc O segnda entrada da ALU tiliza o valor do segndo registo (Read data 2) O segnda entrada da ALU tiliza o campo Imm6, estendido para 32 bits PSrc O próimo valor do P é P+4 O valor do P é o destino do salto emread nenhm O endereço de memória é lido e colocado em Read data emwrite nenhm Os dados em Write data são escritos no endereço de memória emtoreg Os dados a escrever nm registo provêm da ALU Os dados a escrever nm registo provêm da memória O sinal PSrc deve ser activado qando a saída Zero da ALU está activa e a instrção em eecção é m beq, o qe é implementado através do AN de m novo sinal branch (calclado do opcode da instrção) com Zero. 4 A d d [ ] o n t r o l R e g s t B r a n c h e m e m t o R e g A L U O p e m A L U S r c R e g S h i f t l e f t 2 A d d A L U r e s l t P S r c P a d d r e s s [ 3 ] [ 25 2 ] [ 2 6 ] [ 5 ] 2 R e g i s t e r s 2 Z e r o A L U A L U r e s l t a t a [ 5 ] 6 32 S i g n e t e n d A L U c o n t r o l [ 5 ] A nidade de controlo pode ser resmida na seginte tabela: Instrção Reg ALU emto Reg em em st Src Reg Write Read Write Branch ALU op Tipo R lw sw X X beq X X Arqitectra de omptadores II João Lís Sobral 22

12 Implementação do P do IPS ltipleer A B S A B S = ( A. S) + ( B. S) A B S ALU ontrol Instrção ALUOp ampo ALU Operação fnct operation LW, SW adição BEQ sbtracção Tipo R (add) adição Tipo R (sb) sbtracção Tipo R (and) and Tipo R (or) or Tipo R (slt) set on less than Trata-se de ma fnção com 8 entradas (2 bits de ALUOp e 6 bits de Fnct) e 3 saídas: ALUOp Fnct ALU ALUOp ALUOp F5 F4 F3 F2 F F operation X X X X X X X X X X X X X X X X X X X X X X X X X X X X Após algmas simplificações (nomeadamente, intrdzindo don t cares adicionais) a fnção pode ser implementada pelo seginte circito: A L U O p A L U O p A L U O p A L U c o n t r o l b l o c k F 3 O p e r a t i o n 2 F ( 5 ) F 2 F F O p e r a t i o n O p e r a t i o n O p e r a t i o n Arqitectra de omptadores II 2 João Lís Sobral 22

13 Implementação do P do IPS Unidade de controlo Instrção Reg ALU emto Reg em em st Src Reg Write Read Write Branch ALU op Tipo R lw sw X X beq X X Trata-se de ma fnção com 6 entradas (6 bits de opcode da instrção) e 9 saídas (8 sinais de controlo): Opode Reg ALU emto Reg em em Op[5-] st Src Reg Write Read Write Branch ALU op X X X X A implementação com ma PLA (m array ANs segido por m array de ORs): Entradas O p 5 O p 4 O p 3 O p 2 O p O p R - f o r m a t I w s w b e q R e g s t A L U S r c e m t o R e g R e g e m e m B r a n c h A L U O p Saídas A L U O p O Arqitectra de omptadores II 3 João Lís Sobral 22

14 Implementação do P do IPS Banco de registos n m b e r n m b e r 2 R e g i s t e r f i l e 2 Os registos podem ser implementados através de flip-flops do tipo. A leitra é implementada por m mltipleer qe selecciona o registo cjo valor é apresentado na saída: n m b e r n m b e r 2 R e g i s t e r R e g i s t e r R e g i s t e r n R e g i s t e r n 2 A escrita é implementada através de m descodificador: R e g i s t e r n m b e r n - t o - d e c o d e r n n R e g i s t e r R e g i s t e r R e g i s t e r R e g i s t e r n R e g i s t e r n Arqitectra de omptadores II 4 João Lís Sobral 22

15 Implementação do P do IPS emória SRA (static Random access memory) A SRA possi ma configração específica, geralmente caracterizada pelo número de localizações endereçáveis e a largra de cada endereço (i.e., número de bits de cada célla). Por eemplo, ma SRA de 32K 8 possi 32K céllas, cada ma com 8 bits. Neste caso são necessárias 5 linhas de endereço: 5 h i p s e l e c t O t p t e n a b l e e n a b l e S R A 8 32 K 8 o t [ 7 ] i n [ 7 ] 8 A SRA pode ser implementada por latches, com ma entrada Enable para controlar a saída three-state. Eemplo de ma 4 2 SRA: i n [ ] i n [ ] e n a b l e l a t c h Q E n a b l e l a t c h Q E n a b l e 2 - t o - 4 d e c o d e r l a t c h Q l a t c h Q E n a b l e E n a b l e l a t c h Q l a t c h Q E n a b l e E n a b l e 2 l a t c h Q l a t c h Q E n a b l e E n a b l e 3 o t [ ] o t [ ] Arqitectra de omptadores II 5 João Lís Sobral 22

16 Implementação do P do IPS emória SRA (static random access memory) Os descodificadores tilizados na SRA podem ter ma dimensão elevada. Por eemplo ma SRA de 6K 8 necessita de m descodificador 4 para 6K! Para diminir a compleidade do descodificadores, pode ser tilizada ma descodificação a dois níveis: [ 4 6 ] 9 - t o d e c o d e r S R A S R A S R A S R A S R A S R A S R A S R A [ 5 ] 6 4 o t 7 o t 6 o t 5 o t 4 o t 3 o t 2 o t o t Por eemplo, esta configração evita a tilização de m descodificador 5 para 32K o de m mltipleer de 32K para. A SRA é caracterizada pelo tempo de acesso, qe varia entre 5 ns e 25 ns (em 997). Recentemente foi introdzida SRA síncrona (e também RA) qe permitem transferências em brst de endereços seqenciais, o qe amenta o débito da memória. Arqitectra de omptadores II 6 João Lís Sobral 22

17 Implementação do P do IPS emória RA (dynamic random access memory) Ao contrário da SRA, a RA apenas mantém m valor nma célla drante m período de tempo, sendo necessário refrescar esse valor com intervalos de milisegndos. Uma célla de RA é constitída por m transistor e m condensador, o qe permite atingir densidades por chip mito speriores à da SRA (qe reqer entre 4 e 6 por célla). Word line Pass transistor apacitor Bit line A RA tiliza ma descodificação em dois níveis, constitída por m acesso a ma linha segido pela selecção da colna dessa linha. R o w d e c o d e r - t o a r r a y [ ] o l m n l a t c h e s o t Os sinais de linha e colna tilizam os mesmos pinos do chip de memória. O par de sinais RAS (Row Access Stobe) e AS (olmn Access Strobe) é tilizado para destingir os dois tipos de sinais. As memórias RA são bastante mais lentas qe as SRA (m factor entre 5 e ). Os tempos de acesso variam entre 6ns e ns (em 997) Nas memórias recentes, devido à tilização de brst os acesso a elementos da mesma linha são sbstancialmente inferiores (cerca de 25ns) As memórias RA-E contêm bits adicionais redndantes qe permitem detectar e corrigir erros. Arqitectra de omptadores II 7 João Lís Sobral 22

18 Bibliografia Secções 5., 5.2, 5.3, 2 e B5 de ompter Organization and esign: the hardware /software interface,. Patterson and J. Henessy, organ Kafmann, 2ª edição, 998. Adicional: Qem não estiver sficientemente familiarizado com o conjnto de instrções e com o código máqina do IPS deve ler previamente todo o capítlo 3 do livro. Arqitectra de omptadores II 8 João Lís Sobral 22

Arquitectura de Computadores II. Revisão e implementação do datapath do MIPS

Arquitectura de Computadores II. Revisão e implementação do datapath do MIPS Arqitectra de omptadores II 3º Ano Revisão e implementação do datapath do IPS João Lís Ferreira Sobral epartamento do Informática Universidade do inho Fevereiro 23 Revisão do datapath (P) do IPS Visão

Leia mais

Desenho do Processador

Desenho do Processador Desenho do Processador Lís Nogeira lis@dei.isep.ipp.pt Departamento Engenharia Informática Institto Sperior de Engenharia do Porto Desenho do processador p. Introdção Definindo o seginte sbconjnto da ISA

Leia mais

Arquitectura de Computadores II. Execução de Instruções em Vários Ciclos Máquina

Arquitectura de Computadores II. Execução de Instruções em Vários Ciclos Máquina Arqitectra de Comptadores II LESI - 3º Ano Eecção de Instrções em Vários Ciclos áqina João Lís Ferreira Sobral Departamento do Informática Universidade do inho Janeiro 22 Eecção mlti-ciclo Porqe não é

Leia mais

Arquitectura de Computadores II. Exercícios sobre pipelining

Arquitectura de Computadores II. Exercícios sobre pipelining Arqitectra de Comptadores II LESI - 3º Ano Eercícios sobre pipelining Departamento do Informática Universidade do inho Abril 22 Considere o modelo de ma arqitectra IPS com o pipeline da figra em aneo,

Leia mais

Organização de um processador

Organização de um processador Organização de m processador João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 5), D. Patterson & J. Hennessey, 3ª. ed., KP Tópicos Introdção

Leia mais

Pipelining - analogia

Pipelining - analogia PIPELINE Pipelining - analogia Pipelining OBJECTIVO: Aumentar o desempenho pelo aumento do fluxo de instruções Program execution Time order (in instructions) lw $1, 100($0) Instruction fetch ALU Data access

Leia mais

Organização de um processador

Organização de um processador Organização de m processador João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 5), D. Patterson & J. Hennessey, 3 a. ed., KP Tópicos Introdção

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Organização e Arquitetura de Computadores I Caminho de Dados Slide 1 Sumário Introdução Convenções Lógicas de Projeto Construindo um Caminho de Dados O Controle da ULA Projeto da Unidade de Controle Principal

Leia mais

Sistemas Processadores e Periféricos Aula 5 - Revisão

Sistemas Processadores e Periféricos Aula 5 - Revisão Sistemas Processadores e Periféricos Aula 5 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão

Leia mais

Memórias. Considerações iniciais Tipos de memórias RAMs Estrutura das RAMs Expansão das RAMs 12/3/10. Mário Serafim Nunes Guilherme Silva Arroz

Memórias. Considerações iniciais Tipos de memórias RAMs Estrutura das RAMs Expansão das RAMs 12/3/10. Mário Serafim Nunes Guilherme Silva Arroz Memórias - Taguspark Considerações iniciais Tipos de memórias RAMs Estrutura das RAMs Expansão das RAMs 2 1 - Taguspark Em muitas situações, é necessário armazenar um conjunto muito grande de palavras

Leia mais

Introdução I. Organização e Arquitetura de Computadores. Sequência 15 Parte Operativa do MIPS - I. Introdução II.

Introdução I. Organização e Arquitetura de Computadores. Sequência 15 Parte Operativa do MIPS - I. Introdução II. Organização e Arqitetra de Comptadores Seqência 15 Parte Operativa do IPS - I Introdção I O desempenho de ma máqina pode ser determinado por três fatores: Número de instrções eectadas. Período do clock

Leia mais

Caminho de Dados e Unidade de Controle

Caminho de Dados e Unidade de Controle O Processador: Caminho de Dados e Unidade de Controle Ivanildo iranda Octávio Agsto Deiroz path -> Caminho qe os dados e instrções percorre, de acordo com os sinais gerados pela nidade de controle Controle

Leia mais

O Processador: Caminho de Dados e Controle

O Processador: Caminho de Dados e Controle 22 Capítulo 3 O Processador: Caminho de Dados e Controle O desempenho de um computador é determinado por três fatores principais: o número de instruções executadas, o período do clock e o número de ciclos

Leia mais

Acetatos de apoio às aulas teóricas

Acetatos de apoio às aulas teóricas Microprocessadores e Aplicações Acetatos de apoio às aulas teóricas Ana Cristina Lopes Dep. Engenharia Electrotécnica http://orion.ipt.pt anacris@ipt.pt Ana Cristina Lopes, 24 de Outubro de 2004 Microprocessadores

Leia mais

Relembrando desempenho...

Relembrando desempenho... Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas

Leia mais

Relembrando desempenho...

Relembrando desempenho... Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas

Leia mais

Armazenar dados e programas que serão utilizados pelo processador (CPU Unidade Central de Processamento)

Armazenar dados e programas que serão utilizados pelo processador (CPU Unidade Central de Processamento) Armazenar dados e programas que serão utilizados pelo processador (CPU Unidade Central de Processamento) Tempo de acesso: maior que o tempo de acesso da cache, 50 a 70 ns; Capacidade: bem maior que a cache;

Leia mais

Aula 14: Instruções e Seus Tipos

Aula 14: Instruções e Seus Tipos Aula 14: Instruções e Seus Tipos Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) Instruções e Seus Tipos FAC 1 / 35 Conceitos Básicos Diego Passos

Leia mais

Parte Operativa e Parte de Controle do MIPS

Parte Operativa e Parte de Controle do MIPS Capítulo Parte Operativa e Parte de Controle do IPS Ricardo Jacobi niversidade de Brasília Departamento de Ciencia da Computacao Adaptado de Bruno Cunha e Carlos Llanos, IESB Introdução O desempenho de

Leia mais

Licenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame Modelo

Licenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame Modelo FEUP Licenciatra em Engenharia Informática e Comptação Arqitectra de Comptadores Eame odelo o ano 6-XX-XX Dração: Hm Sem conslta Atenção: Este eame tem 6 qestões em 5 páginas. Jstifiqe todas as respostas.

Leia mais

armazenamento (escrita ou gravação (write)) recuperação (leitura (read))

armazenamento (escrita ou gravação (write)) recuperação (leitura (read)) Memória Em um sistema de computação temos a UCP se comunicando com a memória e os dispositivos de E/S. Podemos fazer um paralelo do acesso à memória com um carteiro entregando cartas ou um acesso à biblioteca.

Leia mais

O Processador: Via de Dados e Controle

O Processador: Via de Dados e Controle O Processador: Via de Dados e Controle Ch5A Via de Dados e Controle Implementação da arquitetura MIPS Visão simplificada de uma arquitetura monociclo Instruções de memória: lw, sw Instruções lógicas aritméticas:

Leia mais

Access Professional Edition 2.1

Access Professional Edition 2.1 Engineered Soltions Access Professional Edition 2.1 Access Professional Edition 2.1 www.boschsecrity.com/pt Controle de acesso compacto baseado na inovadora família de controladores AMC da Bosch Verificação

Leia mais

MODOS DE ENDEREÇAMENTO

MODOS DE ENDEREÇAMENTO UNINGÁ UNIDADE DE ENSINO SUPERIOR INGÁ FACULDADE INGÁ DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO ERINALDO SANCHES NASCIMENTO MODOS DE ENDEREÇAMENTO MARINGÁ 2014 SUMÁRIO 6 MODOS DE ENDEREÇAMENTO...2 6.1 ENDEREÇAMENTO

Leia mais

RISC simples. Aula 7. 31 de Março de 2005 1

RISC simples. Aula 7. 31 de Março de 2005 1 RISC simples Aula 7 31 de Março de 2005 1 Estrutura desta aula Principais características dos processadores RISC Estrutura de um processador (MIPS) sem pipeline, de ciclo único O datapath ou circuito de

Leia mais

MEMÓRIA M.1 - HIERARQUIA DE MEMÓRIAS NUM COMPUTADOR DIGITAL

MEMÓRIA M.1 - HIERARQUIA DE MEMÓRIAS NUM COMPUTADOR DIGITAL MEMÓRIA M.1 - HIERARQUIA DE MEMÓRIAS NUM COMPUTADOR DIGITAL Quando se caminha no sentido da memória secundária encontramos memórias com maior capacidade, maior tempo de acesso e mais baixo custo/bit. Fig

Leia mais

Índice. Tudo! (datapath de um ciclo)

Índice. Tudo! (datapath de um ciclo) Índice Sumário Instrução com atraso maior no datapath de um ciclo. Datapath multiciclo: introdução. 4. O Processador: Unidades de Caminho de Dados e de o 4.1 Diagrama de Blocos de um Processador 4.2 Unidade

Leia mais

Arquitetura de Computadores

Arquitetura de Computadores Universidade Federal de Santa Catarina Centro Tecnológico Curso de Pós-Graduação em Ciência da Computação Aula 2 Arquitetura do Processador MIPS: características gerais, registradores, formatos de instrução,

Leia mais

Determinante Introdução. Algumas Propriedades Definição Algébrica Equivalências Propriedades Fórmula Matriz

Determinante Introdução. Algumas Propriedades Definição Algébrica Equivalências Propriedades Fórmula Matriz ao erminante Área e em R 2 O qe é? Qais são sas propriedades? Como se calcla (Qal é a fórmla o algoritmo para o cálclo)? Para qe sere? A = matriz. P paralelogramo com arestas e. + A é a área (com sinal)

Leia mais

Memórias. O que são Memórias de Semicondutores? São componentes capazes de armazenar informações Binárias (0s e 1s)

Memórias. O que são Memórias de Semicondutores? São componentes capazes de armazenar informações Binárias (0s e 1s) Memórias O que são Memórias de Semicondutores? São componentes capazes de armazenar informações Binárias (0s e 1s) Essas informações são guardadas eletricamente em células individuais. Chamamos cada elemento

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Organização e Arquitetura de Computadores I Caminho de Dados Slide 1 Sumário Introdução Convenções Lógicas de Projeto Construindo um Caminho de Dados O Controle da ULA Projeto da Unidade de Controle Principal

Leia mais

Arquitetura de Computadores Circuitos Combinacionais, Circuitos Sequênciais e Organização de Memória

Arquitetura de Computadores Circuitos Combinacionais, Circuitos Sequênciais e Organização de Memória Introdução Arquitetura de Computadores Circuitos Combinacionais, Circuitos Sequênciais e O Nível de lógica digital é o nível mais baixo da Arquitetura. Responsável pela interpretação de instruções do nível

Leia mais

SISTEMAS DIGITAIS. Memórias. Prof. Guilherme Arroz Prof. Carlos Sêrro Alterado para lógica positiva por Guilherme Arroz.

SISTEMAS DIGITAIS. Memórias. Prof. Guilherme Arroz Prof. Carlos Sêrro Alterado para lógica positiva por Guilherme Arroz. SISTEMAS DIGITAIS Memórias Alterado para lógica positiva por Guilherme Arroz Sistemas Digitais 1 Tipos de memórias Existem vários tipos de memórias em sistemas digitais As memórias internas dos dispositivos,

Leia mais

Arquitectura de Computadores RECUPERAÇÃO DO 1º TESTE

Arquitectura de Computadores RECUPERAÇÃO DO 1º TESTE Arquitectura de Computadores RECUPERAÇÃO DO 1º TESTE Ano Lectivo: 200/2009 Data: 6 de Janeiro de 2006 INFORMAÇÕES GERAIS Duração: 2h00 1. Mantenha na secretária apenas a sua identificação e uma caneta

Leia mais

Universidade Federal de Campina Grande Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.

Universidade Federal de Campina Grande Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação. Universidade Federal de Campina Grande Unidade cadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e rquitetura de Computadores I Organização e rquitetura Básicas

Leia mais

5 Circuitos de Armazenamento

5 Circuitos de Armazenamento 5 ircuitos de Armazenamento Nos sistemas digitais, e em particular nos computadores, as informações estão representadas por conjuntos de dígitos binários denominados "palavras". Nos computadores atuais

Leia mais

Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial

Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Assunto: Pipeline Aula #5 28 Mar 06 Revisão Na implementação

Leia mais

[65, 187, 188, 189, 190]

[65, 187, 188, 189, 190] Anexo 12 Estimativa de Incertezas [65, 187, 188, 189, 190] 1. Introdção A estimativa da incerteza associada ao resltado de ma medição envolve vários passos: a especificação da grandeza em casa, a identificação

Leia mais

CE N T R AI S TELEFÔNICAS HDL

CE N T R AI S TELEFÔNICAS HDL Assistência Técnica HDL CE N T R AI S TELEFÔNICAS HDL Diagr ama de Sinais HDL Processamento e Controle Microcontrolador 80C251: Placa CPU HDL 80P / HDL 368P / HDL 4-12 Microcontrolador 80C32: Placa de

Leia mais

Modos de entrada/saída

Modos de entrada/saída Arquitectura de Computadores II Engenharia Informática (11545) Tecnologias e Sistemas de Informação (6621) Modos de entrada/saída Fonte: Arquitectura de Computadores, José Delgado, IST, 2004 Nuno Pombo

Leia mais

Conjunto de Instruções e Arquitectura p.1

Conjunto de Instruções e Arquitectura p.1 Conjunto de Instruções e Arquitectura Luís Nogueira luis@dei.isep.ipp.pt Departamento Engenharia Informática Instituto Superior de Engenharia do Porto Conjunto de Instruções e Arquitectura p.1 Organização

Leia mais

ORGANIZAÇÃO BÁSICA DE COMPUTADORES E LINGUAGEM DE MONTAGEM

ORGANIZAÇÃO BÁSICA DE COMPUTADORES E LINGUAGEM DE MONTAGEM Linguagem de programação Linguagem de Alto Nível próximo ao ser humano, escrita de forma textual. Ex: if (a==b) a=b+c; Linguagem de Montagem (Assembly) próximo à linguagem de máquina, escrita em códigos

Leia mais

ARQUITECTURA DE COMPUTADORES

ARQUITECTURA DE COMPUTADORES ARQUITECTURA DE COMPUTADORES CAPÍTULO IV AULA II Maio 2014 Índice Processadores Revisões Pipelining Pipeline hazards Hazard estrutural Hazard de dados Hazard de controlo Pipelining datapath Pipelined control

Leia mais

5. O Processador Datapath e Unidade de Controle

5. O Processador Datapath e Unidade de Controle 5. O Processador Datapath e Unidade de Controle Datapath Componente do processador qe realiza operações aritméticas Controle Componente do processador qe comanda o path, memória e dispositivos de E/S de

Leia mais

Um Caminho de Dados Pipeline Para a ISA MIPS: Aprendendo na Prática

Um Caminho de Dados Pipeline Para a ISA MIPS: Aprendendo na Prática Um Caminho de Dados Pipeline Para a ISA MIPS: Aprendendo na Prática Francisco Carlos Silva Junior 1, Ivan Saraiva Silva 1 1 Departamento de Computação Universidade Federal do Piauí (UFPI) Caixa Postal

Leia mais

Disciplina: Laboratório de Circuitos Digitais

Disciplina: Laboratório de Circuitos Digitais Universidade Federal de São Carlos Disciplina: Laboratório de Circuitos Digitais Prof. Dr. Emerson Carlos Pedrino 9ª Pratica: Computador de 16 bits Data:17/07/2014 Nome: Adrián Agüero Faraldo RA: 612227

Leia mais

Conjunto de instruções. O Conjunto de Instruções. Conjunto de instruções. Instruções típicas. Instruções típicas. Instruções típicas

Conjunto de instruções. O Conjunto de Instruções. Conjunto de instruções. Instruções típicas. Instruções típicas. Instruções típicas Conjunto de instruções O Conjunto de Instruções ISA Instruction Set Architecture Alguns conceitos... Linguagem máquina Combinação de 0 s e 1 s organizados segundo palavras que são as instruções que o processador

Leia mais

UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO

UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Arquiteturas de Computadores Turma :A1 Lista 1 Profa.: Simone Martins 1. Tentando projetar o futuro: a) Em

Leia mais

Anotações da 2a Edição

Anotações da 2a Edição Anotações da 2a Edição OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson. Supõe-se que os estudantes tenham noções de lógica digital e linguagem

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Universidade Federal de Campina Grande Unidade cadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e rquitetura de Computadores I Nível da Microarquitetura (Parte

Leia mais

Capítulo MC10 Organização Básica de Processadores

Capítulo MC10 Organização Básica de Processadores 1 IC-UNICAMP MC 602 Circuitos Lógicos e Organização Computadores IC/Unicamp Prof Mario Côrtes Capítulo MC10 Organização Básica Processadores Tópicos Níveis abstração Máquina programa armazenado / Von Neumann

Leia mais

Exercícios resolvidos (aula de 4 de Maio) Resolução:

Exercícios resolvidos (aula de 4 de Maio) Resolução: Exercícios resolvidos (aula de 4 de Maio) 1. Um microprocessador gera endereços de memória de 14 bits. Desenhe um mapa de memória dos seus endereços de memória fronteira especificados em hexadecimal. Uma

Leia mais

Marcos da Arquitetura de Computadores (1)

Marcos da Arquitetura de Computadores (1) Marcos da Arquitetura de Computadores (1) Marcos da Arquitetura de Computadores (2) Gerações de computadores Geração Zero Computadores Mecânicos (1642 1945) Primeira Geração Válvulas (1945 1955) Segunda

Leia mais

Organização de Computadores Como a informação é processada?

Organização de Computadores Como a informação é processada? Curso de ADS/DTEE/IFBA Organização de Computadores Como a informação é processada? Prof. Antonio Carlos Referências Bibliográficas: 1. Ciência da Computação: Uma visão abrangente - J.Glenn Brokshear 2.

Leia mais

Arquitectura de Computadores II. Medição de desempenho

Arquitectura de Computadores II. Medição de desempenho Arquitectura de Computadores II LESI - 3º Ano Medição de desempenho João Luís Ferreira Sobral Departamento do Informática Universidade do Minho Abril 2002 1. Introdução A medição de desempenho pretende

Leia mais

Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans lui+ori syscall 1. .text 2. main: $s0, string 3.

Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans lui+ori syscall 1. .text 2. main: $s0, string 3. Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 30/novembro/2012 1. (4 pontos) Assumindo uma frequência de relógio de 500 MHz para a organização MIPS multiciclo

Leia mais

Organização e Arquitetura de computadores

Organização e Arquitetura de computadores Organização e Arquitetura de computadores O processador: o caminho de dados e o controle Prof. Dr. Luciano José Senger Introdução O desempenho de um programa depende: Número de instruções (depende do set

Leia mais

Integração dos Leitores RFID no autómato programável

Integração dos Leitores RFID no autómato programável Integração dos Leitores RFID no autómato programável Neste breve documento são apresentados os equipamentos disponibilizados, as suas características e modos de funcionamento. Serão descritos os diferentes

Leia mais

O Porcessador: Via de Dados e Controle (Parte B: multiciclo) 1998 Morgan Kaufmann Publishers Ch5B 1

O Porcessador: Via de Dados e Controle (Parte B: multiciclo) 1998 Morgan Kaufmann Publishers Ch5B 1 O Porcessador: Via de Dados e Controle (Parte B: multiciclo) 998 organ Kaufmann Publishers Ch5B Abordagem ulticiclo Dividir a instrução em passos, cada passo corresponde a um ciclo Balancear a quantidade

Leia mais

1345 Arquitectura de Computadores

1345 Arquitectura de Computadores 1345 Arquitectura de Computadores Relatório do 2º Teste formativo Ano lectivo 1999/2000 Resolução da questão 1 O mapa de memória pedido é o seguinte: Endereço do fim da página FFFFH DFFFH BFFFH 9FFFH 7FFFH

Leia mais

Capítulo 4. MARIE (Machine Architecture Really Intuitive and Easy)

Capítulo 4. MARIE (Machine Architecture Really Intuitive and Easy) Capítulo 4 João Lourenço Joao.Lourenco@di.fct.unl.pt Faculdade de Ciências e Tecnologia Universidade Nova de Lisboa 2007-2008 MARIE (Machine Architecture Really Intuitive and Easy) Adaptado dos transparentes

Leia mais

Implementação de um soft-core em VHDL baseado no conjunto de instruções MIPS-I

Implementação de um soft-core em VHDL baseado no conjunto de instruções MIPS-I UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA CURSO DE CIÊNCIAS DA COMPUTAÇÃO Rafael Vargas Implementação de um soft-core em VHDL baseado no conjunto de instruções MIPS-I

Leia mais

Arquitetura de Computadores. Linguagem de Máquina

Arquitetura de Computadores. Linguagem de Máquina Arquitetura de Computadores Linguagem de Máquina Ivan Saraiva Silva Formato de Instrução MAC O MIC possui dois formatos de instrução: 4 bits 12 bits Formato 1 CODOP ENDEREÇO 8 bits 8 bits Formato 2 CODOP

Leia mais

Processadores BIP. Conforme Morandi et al (2006), durante o desenvolvimento do BIP, foram definidas três diretrizes de projeto:

Processadores BIP. Conforme Morandi et al (2006), durante o desenvolvimento do BIP, foram definidas três diretrizes de projeto: Processadores BIP A família de processadores BIP foi desenvolvida por pesquisadores do Laboratório de Sistemas Embarcados e Distribuídos (LSED) da Universidade do Vale do Itajaí UNIVALI com o objetivo

Leia mais

Sistemas Processadores e Periféricos Aula 2 - Revisão

Sistemas Processadores e Periféricos Aula 2 - Revisão Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão

Leia mais

Componentes de um Sistema de Operação

Componentes de um Sistema de Operação Componentes de um Sistema de Operação Em sistemas modernos é habitual ter-se os seguintes componentes ou módulos: Gestor de processos Gestor da memória principal Gestor da memória secundária Gestor do

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Organização e Arquitetura de Computadores I Pipeline Slide 1 Pipeline Pipeline Hazards: Hazards Estruturais Hazards de Dados Hazards de Controle Organização e Arquitetura de Computadores I Caminho de Dados

Leia mais

O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema.

O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema. O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema. Unidade aritmética e lógica - Executa operações aritméticas (cálculos);

Leia mais

Entradas/Saídas. Programação por espera activa Programação por interrupções

Entradas/Saídas. Programação por espera activa Programação por interrupções Entradas/Saídas Programação por espera activa Programação por interrupções Programação por espera activa 1. O programa lê o estado do periférico: CPU pede ao controlador (IN) o valor no registo ESTADO

Leia mais

MICROPROCESSADORES Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico

MICROPROCESSADORES Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico MICROPROCESSADORES Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Controlo Conjunto de Instruções Unidade Central de Processamento (CPU)

Leia mais

Microcomputadores. Prof. Marcelo GonG. onçalves. Rubinstein

Microcomputadores. Prof. Marcelo GonG. onçalves. Rubinstein Microcomputadores Prof. Marcelo GonG onçalves Rubinstein Depto. de Eletrônica e Telecomunicações Faculdade de Engenharia Universidade do Estado do Rio de Janeiro Introdução Aplicações de microcomputadores

Leia mais

Circuitos sequenciais elementares

Circuitos sequenciais elementares Circuitos sequenciais elementares João Canas Ferreira Arquitectura de Computadores FEUP/LEIC Contém figuras de Computer Organization and esign,. Patterson & J. Hennessey, 3 a. ed., MKP Tópicos Sistemas

Leia mais

Realce de Imagens Domínio da Frequência. Tsang Ing Ren - tir@cin.ufpe.br UFPE - Universidade Federal de Pernambuco CIn - Centro de Informática

Realce de Imagens Domínio da Frequência. Tsang Ing Ren - tir@cin.ufpe.br UFPE - Universidade Federal de Pernambuco CIn - Centro de Informática Realce de Imagens Domínio da Freqência Tsang Ing Ren - tir@cin.fpe.br UFPE - Universidade Federal de Pernambco CIn - Centro de Informática Tópicos Introdção Série de Forier. Transformada de Forier. Transformada

Leia mais

Paralelismo a Nível de Instrução

Paralelismo a Nível de Instrução Paralelismo a Nível de Instrução É possível obter maior desempenho computacional com: tecnologias mais avançadas, tais como circuitos mais rápidos; melhor organização da CPU, tais como o uso de múltiplos

Leia mais

Computadores de Programação (MAB353)

Computadores de Programação (MAB353) Computadores de Programação (MAB353) Aula 6: 27 de abril de 2010 1 Recaptulando operações já estudadas Operações lógicas 2 3 Exercícios Referências bibliográficas Recaptulando operações já estudadas Operações

Leia mais

Computador: Hardware + Software

Computador: Hardware + Software Conceitos Básicos de Arquitetura de Computadores Capítulo 3 Computador: Hardware + Software 1 Computador: Hardware + Software Aplicação (Netscape) Software Hardware Compilador Montador Processor Memory

Leia mais

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal Organização Operações de leitura e escrita Capacidade http://www.ic.uff.br/~debora/fac! 1 2 Componente de um sistema

Leia mais

Arquitetura de Computadores Moderna

Arquitetura de Computadores Moderna Arquitetura de Computadores Moderna Eduardo Barrére (eduardo.barrere@ice.ufjf.br) DCC/UFJF Baseado no material do prof. Marcelo Lobosco Agenda Visão Geral Objetivos do Curso Ementa Bibliografia Avaliações

Leia mais

Introdução à Arquitetura de Computadores

Introdução à Arquitetura de Computadores 1 Introdução à Arquitetura de Computadores Hardware e software Organização de um computador: Processador: registradores, ALU, unidade de controle Memórias Dispositivos de E/S Barramentos Linguagens de

Leia mais

ção de Computadores II

ção de Computadores II Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:

Leia mais

Eletrônica Digital para Instrumentação. Herman Lima Jr. hlima@cbpf.br

Eletrônica Digital para Instrumentação. Herman Lima Jr. hlima@cbpf.br G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Organização do curso Introdução à eletrônica digital

Leia mais

Conjunto de. Instrução MIPS. Parte II. Instruções MIPS. Instruções MIPS. Instruções MIPS :: Instruções lógicas. :: Instruções lógicas

Conjunto de. Instrução MIPS. Parte II. Instruções MIPS. Instruções MIPS. Instruções MIPS :: Instruções lógicas. :: Instruções lógicas Faculdade de Ciências Aplicadas e Sociais de Petrolina FACAPE Conjunto de Pae II Transferência de Dados Lógicas Controle Supoe a procedimentos Prof. Sérgio Adaptado dos slides de Sistemas Processadores

Leia mais

Arquitetura de Computadores I

Arquitetura de Computadores I Arquitetura de Computadores I Pipeline -- Conflito de dados paradas e adiantamentos -- Conflito de controle detecção de desvios e descarte de instruções -- Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno

Leia mais

PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR

PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n

Leia mais

Sistema de Detecção de Incêndio Via Rádio LSN RF

Sistema de Detecção de Incêndio Via Rádio LSN RF 17 19 18 34 3 50 49 21 20 36 35 52 51 23 2 38 37 54 53 24 10 26 25 40 39 5 57 56 13 12 28 27 42 41 59 58 15 14 30 29 4 43 61 60 16 32 31 46 45 63 62 48 47 64 Sistemas de Detecção de Incêndio Sistema de

Leia mais

Representando Instruções no Computador

Representando Instruções no Computador Representando Instruções no Computador Humanos aprenderam a pensar na base 10 Números podem ser representados em qualquer base Números mantidos no hardware como série de sinais eletrônicos altos e baixos

Leia mais

8º CONGRESSO IBEROAMERICANO DE ENGENHARIA MECANICA Cusco, 23 a 25 de Outubro de 2007

8º CONGRESSO IBEROAMERICANO DE ENGENHARIA MECANICA Cusco, 23 a 25 de Outubro de 2007 8º CONGRESSO IBEROAMERICANO DE ENGENHARIA MECANICA Csco, 23 a 25 de Otbro de 2007 MODELAGEM COMPUTACIONAL DA INFLUÊNCIA DA ESPESSURA DA PEÇA E A VELOCIDADE DE IMPACTO DO JATO NO PROCESSO DE JATEAMENTO

Leia mais

Primeiros "computadores" digitais. Execução de um programa. Consolas. Primórdios dos computadores. Memória interna. Computadores com memória interna

Primeiros computadores digitais. Execução de um programa. Consolas. Primórdios dos computadores. Memória interna. Computadores com memória interna Execução de um O executa um Quais os seus componentes? Como estes se organizam e interactuam? entrada de dados processador, memória, input bits periféricos,etc bits saída de dados output Primeiros "es"

Leia mais

2. A influência do tamanho da palavra

2. A influência do tamanho da palavra 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante a execução de

Leia mais

EA075 Memória. Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof.

EA075 Memória. Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof. EA075 Memória Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof. Levy Boccato 1 Introdução A funcionalidade de qualquer sistema embarcado é caracterizada

Leia mais

Organização de Computadores 1

Organização de Computadores 1 Organização de Computadores 1 5 CONJUNTO DE INSTRUÇÕES Prof. Luiz Gustavo A. Martins Introdução O que é um conjunto de instruções? Coleção completa das instruções que a CPU é capaz de executar (entende).

Leia mais

Visão Geral de Pipelining

Visão Geral de Pipelining Pipeline Visão Geral de Pipelining Instruções MIPS têm mesmo tamanho Mais fácil buscar instruções no primeiro estágio e decodificar no segundo estágio IA-32 Instruções variam de 1 byte a 17 bytes Instruções

Leia mais

Aula 11. 1. Memória principal e 2. Memória de armazenagem em massa.

Aula 11. 1. Memória principal e 2. Memória de armazenagem em massa. Aula 11 Memórias Semicondutoras Introdução Em termos gerais, a memória de um computador pode ser dividida em dois tipos: 1. Memória principal e 2. Memória de armazenagem em massa. A memória principal é

Leia mais

VHDL Lógica Síncrona. Sinais de Saída. Sinais de Entrada. barreira. carg. VHDL -Lógica Síncrona

VHDL Lógica Síncrona. Sinais de Saída. Sinais de Entrada. barreira. carg. VHDL -Lógica Síncrona VHDL Lógica Síncrona Circuitos combinacionais respondem a estímulos com um atraso que depende de sua implementação Para sincronizar subsistemas em lógica combinacional utiliza-se barreiras temporais, que

Leia mais

Processador. S. W. Song. MAC 412 - Organização de Computadores

Processador. S. W. Song. MAC 412 - Organização de Computadores Processador S. W. Song MAC 412 - Organização de Computadores Processador Veremos: Pinos típicos do processador. Barramento e arbitragem no seu uso. Em aulas futuras: Arquiteturas microcomputadas. CISC

Leia mais

Entrada e Saída. Interface entre periféricos, processador e memória. Fonte: Minho - Portugal 1

Entrada e Saída. Interface entre periféricos, processador e memória. Fonte: Minho - Portugal 1 Entrada e Saída Interface entre periféricos, processador e memória Fonte: Minho - Portugal 1 Ligação Processador/Memória - Periférico Processador Memória Controlo Dados Controlador Fonte: Minho - Portugal

Leia mais

Funcionamento básico de um computador

Funcionamento básico de um computador Funcionamento básico de um computador Processador Unidade de dados Unidade de controlo Arquitetura de computador básica Linguagem assembly Exemplos Arquitetura de Computadores Funcionamento básico de um

Leia mais

Circuitos de Memória: Tipos e Funcionamento. Fabrício Noveletto

Circuitos de Memória: Tipos e Funcionamento. Fabrício Noveletto Circuitos de Memória: Tipos e Funcionamento Fabrício Noveletto Memória de semicondutores São dispositivos capazes de armazenar informações digitais. A menor unidade de informação que pode ser armazenada

Leia mais

implementação Nuno Ferreira Neves Faculdade de Ciências de Universidade de Lisboa Fernando Ramos, Nuno Neves, Sistemas Operativos, 2014 2015

implementação Nuno Ferreira Neves Faculdade de Ciências de Universidade de Lisboa Fernando Ramos, Nuno Neves, Sistemas Operativos, 2014 2015 Sistemas de ficheiros: implementação Nuno Ferreira Neves Faculdade de Ciências de Universidade de Lisboa Objetivos da aula Descrever algunsdetalhes daimplementação deumsistema de ficheiros Discutir algoritmos

Leia mais

Nível da Microarquitetura

Nível da Microarquitetura Nível da Microarquitetura (Aula 10) Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação I Eng. Elétrica 2007/2 Agradecimentos: Camilo Calvi - LPRM/DI/UFES Máquina de Vários Níveis Modernas (ISA)

Leia mais