Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10

Transcrição

1 Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias Colegiado de Engenharia de Computação

2 QUAL É A INTERFACE ENTRE O SOFTWARE E O HARDWARE

3 Interface HW/SW Repertório de Instruções da Arquitetura Instruction Set Architecture (ISA) Última abstração do HW vista pelo SW Computadores diferentes podem possuir ISAs diferentes Mas com muitos aspectos em comum Visando portabilidade de códigos, indústria se alinha em torno de quantidades pequenas de ISAs Software Instruction Set Architecture (ISA) Hardware

4 Evolução ISAs Até metade da década de 60 os computadores tinha ISAs com quantidades reduzidas de instruções Instruções simples (simplifica implementação) Fim da década de 60 surge ISAs com grande número de instruções complexas Complex Instruction Set Computer (CISC) Difícil implementação Existência de muitas instruções pouco usadas Começo da década de 80 retorno das ISAs com instruções simples Reduced Instruction Set Computer (RISC) 4

5 Exemplos de Processadores CISC e RISC CISC Intel x86 Pentium AMDx86 AMD Athlon Utilizados em PCs RISC MIPS SPARC ARM PowerPC Muitos utilizados em sistemas embarcados Tendência hoje é termos processadores híbridos Ideia de RISC foram incorporados a CISC e vice-versa 5

6 Processador MIPS Repertório (ISA) Desenvolvido no começo de 1980 Exemplo de uma arquitetura RISC Muito utilizado no mercado de sistemas embarcados Aplicações em eletrônicos diversos Equipamento de redes/armazenamento Câmeras Impressoras etc 6

7 Processador MIPS Princípios de Projeto Simplicidade é favorecida pela regularidade Instruções de tamanho fixo Poucos formatos de instruções Opcode sempre utiliza os primeiros 6 bits Quanto menor, mais rápido Repertório de instruções limitadas Quantidade de registradores limitados Número reduzido de modos de endereçamento Torne rápido o caso mais comum Existência de instruções que contém operandos Bom projeto requer boas escolhas (compromissos) Diferentes formatos de instruções complica decodificação Permite instruções de tamanho fixo 7

8 QUAIS INSTRUÇÕES QUE UM PROCESSADOR MIPS EXECUTA? 8

9 Processador MIPS Categoria e Formato das Instruções Três formatos de instruções, todas com 32 bits Formato R Aritmético/Lógico Formato I Armazenamento Formato J Desvio Categorias Aritméticas Lógicas Transferência de dados Desvio de fluxo Gerenciamento de memória 9

10 Processadores MIPS Operações Aritméticas Adição ADD RD, RS, RT (RD <- RS + RT) Subtração SUB RD, RS, RT (RD <- RS RT) Todas as instruções aritméticas no MIPs possuem 3 operandos: Destino (RD) Fonte 1 (RS) Fonte 2 (RT) Cada instrução aritmética faz apenas uma operação 10

11 Operações Aritméticas MIPS Formato das Instruções Formato R de Instruções 11

12 Operações Aritméticas MIPS Operandos no Hardware Para melhorar desempenho, os operandos de uma instrução aritméticas devem estar nos registradores Leitura e escrita em registradores são muito mais rápidas que em memória Registradores $s0, $s1,..., $s7 (armazenam variáveis do programa) $t0, $t1,..., $t7 (armazenam variáveis temporárias) Mapeamento de nomes de registrados para números $s0 a $s7 : 16 a 23 $t0 a $t7 : 8 a 15 12

13 COMO CALCULAR EXPRESSÕES ARITMÉTICAS? F = (G + H) - (I + J) 13

14 Operações Aritméticas MIPS Expressões Aritméticas Uso de variáveis auxiliares... Exemplo: Código C F = (G + H) (I + J) Pseudocódigo Assembly ADD t0, g, h ADD t1, i, j SUB f, t0, t1

15 Operações Aritméticas MIPS Instruções ADD no MIPS Instruction add $t0,$s1,$s2 op RS RT RD shamt funct Read Addr 1 Read Addr 2 Write Addr Write Data RegWrite Read Data 1 Read Data ADD ALU overflow zero Registradores $t9 $t8 $s7 $s2 $s1 $s0 $t7 $t2 $t1 $t0 15

16 Operações Aritméticas MIPS Instruções SUB no MIPS Instruction sub $s0,$t0,$t1 op RS RT RD shamt funct Read Addr 1 Read Addr 2 Write Addr Write Data RegWrite Read Data 1 Read Data SUB ALU overflow zero Registradores $t9 $t8 $s7 $s2 $s1 $s0 $t7 $t2 $t1 $t0 16

17 Processadores MIPS Operações de Transferência Load word LW RT, desl(rs) (Carrega palavra de mem. em RT) Store word SW RT, desl(rs) (Armazena conteúdo do RT na mem.) Operações de transferência de dados do MIPS tem dois operandos Registrador e endereço de memória Endereço de memória formado por um registrador de vase (contém endereço inicial) e um deslocamente (offset) 17

18 Operações de Transferência MIPS Formato das Instruções Formato I de Instruções 18

19 Operações de Transferência MIPS Componentes Básicos Memória de dados Leitura e escrita Unidade de extensão de sinal Para transformar o deslocamento de 16 bits em 32 bits ALU para calcular enderço: registrador base + deslocamento

20 Operações de Transferência MIPS Componentes Básicos Sinais para selecionar escrita/leitura RegWrite ALU control MemWrite Instruction Read Addr 1 Read Addr 2 Write Addr Write Data Read Data 1 Read Data 2 overflow zero ALU Address Data Memory Read Data Write Data Deslocamento Sign 16 Extend 32 MemRead 20

21 op rs rt deslocamento x20 Operações de Transferência MIPS Instruções LW no MIPS lw $t0,32($s3) RegWrite = 1 ALU control = + MemWrite Instruction 19 8 Read Addr 1 Read Addr 2 Write Addr Write Data Read Data 1 0x x x Read Data 2 overflow zero ALU 0x Address Data Memory Write Data - 0x Read Data 0x0020 Sign 16 Extend 32 0x MemRead = 1 0x

22 Processador MIPS Operação de Desvio Consegue-se através de dois tipos de instruções Branch (desvio condicional) Jump (desvio incondicional) Instruções do tipo branch tem 3 operandos Fonte 1 Fonte 2 Label de instrução BEQ a, b, L1 (Se (a==b) desvie para L1) BNE a, b, L2 (Se (a!=b) desvie para L2) Instruções do tipo jump tem um único operando, o label J L3 (desvie para L3) 22

23 Processador MIPS Desvio Condicional (IF) Código C if (i == h) i = g + h; else i = g h; //g em $s1, h em $s2, i em $s3 Assembly MIPS bne $s3, $s2, ELSE add $S3, $s1, $s2 j EXIT ELSE: sub $s3, $s1, $s2 EXIT: 23

24 Processador MIPS Instruções Branch O operando relativo ao label nas instruções de branch corresponde na verdade ao deslocamento em relação ao endereço da instrução contida no Program Counter (PC) PC já é incrementado de 4 PC = PC + (deslocamento *4) se reg1 == reg2 BEQ RS, RT, deslocamento 24

25 op rs rt endereço x20 Instruções Branch MIPS Instrução BEQ beq $s3,$t0,label 0x x x = - 8 0x x x x x0020 0x

26 Processador MIPS Instruções Jumps O operando relativo ao label nas instruções de jumps corresponde na verdade ao endereço da instrução a ser executada PC igual ao endereço J endereço 26

27 QUASE O PROCESSADOR MIPS 27

28 28

29 IMPLEMENTE OS COMPONENTES BÁSICOS DE UM PROCESADOR 29

30 Memória A memória deve possuir palavras de 32 bits com endereçamento por byte. A pesar de o enderço possuir 32 bits, a memória só possui 256 bytes. As entradas e saídas da memória são: Address: O endereço de entrada da memória (32 bits) Data_in: A entrada de dados da memória (32 bits) Clock: Bit de clock comum a todo o processador Wr: O bit que diz se a vai ler ou escrever Data_out: A saída de dados da memória (32 bits)

31 Memória Peculiaridades da Memória Enquanto o bit wr estiver com o valor zero ele está lendo, quando estiver como o valor um ele estará escrevendo. A memória está trigada na subida do clock A escrita leva apenas um ciclo 31

32 Registrador de 32 bits Para armazenar instruções e dados, bem como o endereço de instruções serão utilizados registradores de 32 bits, conforme ilustrados abaixo.

33 Banco de Registradores O banco de registradores é composto por 32 registradores de 32 bits cada. A leitura dos registradores é combinacional, isto é se os valores nas entradas ReadRegister1 ou ReadRegister2 forem alteradas, os valores nas saídas ReadData1 ou ReadData2 podem ser alterados. O registradores a ser escrito é selecionado pela entrada writeregister e quando a entrada RegWrite é ativada (igual a 1) o registrador selecionado recebe o conteúdo da entrada WriteData. O sinal de reset limpa todos os registradores e é assíncrono.

34 Registrador de Deslocamento O registrador de deslocamento deve ser capaz de deslocar um número inteiro de 32 bits para esquerda e para direita. No deslocamento a direita o sinal pode ser preservado ou não. O número de deslocamentos pode variar entre 0 e 7 e é especificado na entrada n (3 bits) do registrador de deslocamento. A funcionalidade desejada do registrado de deslocamento é especificada na entrada shift (3 bits menos significativos). As atividades discriminadas na entrada shift são síncronas como o clock e o reset é assíncrono.

35 Registradores de Deslocamento 35

36 Unidade Lógica e Aritmética A unidade lógica e aritmética (ALU) é um circuito combinacional que permite a operação com números de 32 bits na notação complemento de 2. A funcionalidade é especificada conforme as funções descritas abaixo.