Arquitectura de Computadores II. Exercícios sobre pipelining

Transcrição

1 Arqitectra de Comptadores II LESI - 3º Ano Eercícios sobre pipelining Departamento do Informática Universidade do inho Abril 22

2 Considere o modelo de ma arqitectra IPS com o pipeline da figra em aneo, sem nidade de encaminhamento de dados (forward nit), sem nidade de detecção de anomalias (hazard detection nit), com a escrita dos valores em registos (write back) na primeira metade do ciclo, com empates (stall) do pipeline em instrções de salto e com cache "qente" e de dimensão infinita. Considere agora o seginte programa em assembly IPS: mov $s, $ mov $s2, $ mov $s, -24 soma: lw $t, C4($s) add $s, $s, $t sw $s, E4($s) add $s2, $s2, $s addi $s, $s, +4 bne $s, $, soma mov $s, $ ) Identifiqe todas as dependências de dados eistentes neste programa e introdza instrções nop necessárias para qe a eecção do programa esteja correcta. Calcle o CPI mínimo e o CPI efectivo na eecção deste programa neste processador. Comente os resltados. Sgestões: a. Analise o significado e conseqência da não eistência das nidades de encaminhamento e de detecção de anomalias, bem como do facto de a operação de escrita dos valores em registo ser efectada na ª metade do ciclo, permitindo a leitra do conteúdo dos registos na 2ª metade; com base neste conhecimento, é possível calclar qantas instrções deverão estar entre 2 instrções com dependências críticas de dados (qe no caso deste IPS são as de RAW). b. Analise o significado e conseqência do empate do pipeline em instrções de salto, i.e., da inserção de bolhas após a eecção de qalqer instrção de salto (absolto e relativo), logo após a sa descodificação; com base neste conhecimento, é possível calclar qantas bolhas são atomaticamente inseridas por salto. c. Considere ma cache "qente" aqela qe já contém toda a informação qe o programa necessita para a sa eecção (neste caso o código do programa e a área dos dados); e se considerar ainda qe ela tem dimensão infinita, então tem a certeza qe toda essa informação cobe na cache, e qe nenhm acesso à cache de instrções o de dados será penalizado no fncionamento do pipeline. d. Conte o número de instrções qe são precisas eectar para conclir o especificado. e. Spondo qe o pipeline estará sempre ocpado com tarefas úteis (modelo óptimo de arqitectra), verifiqe qantos ciclos de relógio são precisos para completar a eecção (deverá dar mais 4 qe o nº de instrções, devido à latência de eecção da ª instrção); com base nos cálclos efectados em d) pode-se obter o CPImin - qe deverá ser ( +4)/. f. Identifiqe todas as dependências de dados entre as instrções, e veja, instrção a instrção, qantas "bolhas" são inseridas, qer através da eecção de nops gerados pelo compilador para resolção das dependências de dados, qer ainda inseridas pela nidade de controlo de saltos no hardware; daqi pode contar e estimar o nº total de ciclos de relógio para eectar este programa; sando como nº total de instrções a ser eectadas no processador o valor calclado em d. (qe não é o correcto; porqê?), calcle agora o CPI efectivo. Arqitectra de Comptadores II 2 João Lís Sobral 22

3 2) Reordenando as instrções, rescreva o programa para minimizar o tempo de eecção; calcle o tempo de eecção do novo programa, em ciclos de relógio. Compare com o valor obtido em ) e comente. Sgestão: altere a ordem de eecção de instrções de modo a remover ao máimo as dependências de dados; de notar qe cada instrção qe escreve nm registo obriga à inserção de 2 nop caso a instrção qe se lhe sege precise de ler o conteúdo desse registo; portanto, se se consegir alterar a ordem de eecção de instrções de modo a eistirem 2 instrções sem dependência de dados após ma operação qe escreve nm registo, a tilização do pipeline é melhorada; apenas com a simples reordenação de instrções deve consegir eliminar pelo menos 3 instrções de nop (com m trqe adicional - e qe não compromete evolções da microarqitectra - poderá ainda eliminar mais dois nop...). 3) ostre o conteúdo do registo ID/EX no início do 6º ciclo de relógio. Sgestão: identifiqe primeiro qal a instrção qe no 5º ciclo se encontra no nível ID, sem se esqecer qe na alínea anterior se consegi eliminar os nops no início do programa; agora conslte os apontamentos para constrir essa instrção em binário e confirmar qais os sinais de controlo qe a nidade de controlo gera nesse ciclo; o resto faz-se olhando apenas para o pipeline em aneo. 4) Considere agora qe o compilador sa a técnica de desdobramento de ciclos (loop nroll) (para além das melhorias introdzidas em 2)). Use-a para processar 4 elementos de cada vez, e reescreva o código de modo a minimizar o tempo de eecção. Calcle o tempo de eecção do novo programa, em ciclos de relógio. Compare com o valor obtido em 2) e comente. Sgestão: a. A técnica de desdobramento de ciclos serve essencialmente 2 objectivos: minimizar as penalizações resltantes das instrções de controlo de eecção do ciclo e espaçar mais as instrções qe obrigam à inserção de "bolhas" no pipeline devido a dependências de dados. b. Identifiqe as penalizações no fncionamento do pipeline resltantes das instrções de controlo de eecção do ciclo (serão só as instrções de salto?...). Reordene as instrções do novo corpo do ciclo - qe processa agora 4 mais dados por cada iteração - sando, se necessário, mais registos (e verificando se dispõe do nº etra de registos qe são precisos) e modificando eventalmente o próprio código do programa. c. Use estas dicas na reescrita do código; se consegir qe cada instanciação do ciclo não tenha mais de 8 instrções úteis e 2 nops, então chego a m resltado ecelente! 5) Considere agora qe a arqitectra possi ma nidade de encaminhamento de dados (forward nit) e ma nidade de detecção de anomalias (hazard detection nit). odifiqe a solção obtida em ) e calcle o tempo de eecção do novo programa, em ciclos de relógio. Compare com os valores obtidos em ) e 2) e comente. Sgestão: lembre-se qe a introdção da nidade de encaminhamento de dados vai permitir eliminar as bolhas nas dependências de dados críticas qe ocorrem após a eecção de operações aritméticas/lógicas; contdo, nas operações de load contina a haver a necessidade de o compilador inserir m nop; mas, se a arqitectra possir ma nidade de detecção de anomalias, é a própria nidade de controlo da arqitectra qe se encarrega de introdzir ma bolha nesses casos de dependência crítica de dados, simplificando a tarefa de geração de código do compilador (mas não melhorando o desempenho na eecção...) Arqitectra de Comptadores II 3 João Lís Sobral 22

4 6) Se o valor de CPI obtido nos programas resltantes da resolção de 4) e de 5) fossem igais, qe conclsões tiraria qanto ao desempenho do processador na eecção deste programa? (esmo desempenho o distinto, e porqê.) Sgestão: lembre-se qe a principal medida do desempenho do processador na eecção deste programa é o tempo qe ele necessita para o eectar (em ciclos de relógio), e m bom tempo não depende apenas de ma boa "máqina" - o processador - mas também de m bom "condtor" - o código gerado pelo compilador; com base nesta informação e na fórmla qe nos relaciona o tempo de eecção de m programa com os parâmetros da arqitectra, pode responder à qestão... 7) Considere ainda a eecção atrasada da instrção de salto, i.e., a arqitectra introdz m slot de salto retardado (branch delay slot) (para além dos melhoramentos já introdzidos na arqitectra em alíneas anteriores). Reescreva o código de modo a minimizar o tempo de eecção e calcle esse tempo, em ciclos de relógio. Compare com o valor mínimo obtido em ) e a melhor optimização qe tinha consegido em 5), e comente. Sgestão: por eecção atrasada de ma instrção - de salto o de load - entende-se qe ma instrção só é efectivamente eectada após a instrção qe a sege; no caso da instrção de salto, isto significa qe, qer o salto se concretize o não, a instrção qe se encontra na palavra seginte da memória de instrções é sempre carregada e eectada; como conseqência para este processador, verifica-se qe, em vez da arqitectra inserir 3 bolhas após a descodificação de m branch (o bolha após m jmp), a nidade de controlo deia eectar a instrção qe está imediatamente a segir e apenas introdz 2 bolhas (no caso dm branch, e no caso dm jmp) 8) Considere ainda ma nova optimização da arqitectra relativamente a 7): ma previsão estática de saltos - nnca salta. Reescreva o código de modo a minimizar o tempo de eecção e calcle esse tempo, em ciclos de relógio. Sgestão: mesmo com branch delay slot cada instrção de salto condicional pode ainda desperdiçar 2 instrções (bolhas) qando a previsão estática falha; mas com saltos incondicionais isto já não acontece; estas dicas servem para algma coisa? 9) Considere agora como alternativa a 8) ma previsão dinâmica de saltos (com bit): se da vez anterior salto, também salta agora e para o mesmo endereço, se não salto, também não salta. Reescreva o código de modo a minimizar o tempo de eecção e calcle esse tempo, em ciclos de relógio. Compare com o valor obtido em 8) e comente. ) Considere agora, em adição a 9), ma arqitectra sperescalar com três nidades de eecção: i) eecção de acessos à memória (load e store); ii) eecção de operações aritméticas e iii) eecção de saltos. Qal o CPI mínimo teórico e qal o CPI efectivamente obtido na eecção do programa? Comente os resltados. Qal a melhoria na eecção deste programa se for introdzida ma segnda nidade para eecção de operações aritméticas, passando a arqitectra a possir qatro nidades de eecção? Arqitectra de Comptadores II 4 João Lís Sobral 22

5 P C S r c C o n t r o l I D / E X E X / E E / I F / I D E X A d d P C 4 A d d r e s s I n s t r c t i o n m e m o r y n t n r e g i s t e r r e g i s t e r 2 R e g i s t e r s 2 r e g i s t e r R W r S h i f t l e f t 2 A d d A d d r e s l t A L U S r c Z e r o A L U A L U r e s l t B r a n c h W r e A d d r e s s D a t a m e m o r y m t o R e I n s t r c t i o n 6 32 [ 5 ] S i g n e t e n d 6 A L U c o n t r o l e m I n s t r c t i o n [ 2 6 ] I n s t r c t i o n [ 5 ] R e g D s t A L U O p Arqitectra de Comptadores II 5 João Lís Sobral 22