Arquitetura e Organização de Processadores. Aula 3. Processador MIPS Bloco operacional

Transcrição

1 niversidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação rquitetura e Organização de Processadores ula 3 Processador IPS loco operacional CP237

2 1. loco operacional mono-ciclo DD 1 src DD Lsrc 3 L emread emwrite I[31-] emória de Instruções 1 2 em em anco de 1 L emória de dados Dado em Escrita Dado em Leitura emtoreg 1 CP237

3 Cálculo do período do ciclo de relógio ao final de cada ciclo de relógio o é carregado com um novo valor mudança no valor do se propaga através de uma grande lógica combinacional memória de instruções => banco de => L => memória de dados => banco de período do ciclo de relógio deve ser maior do que máximo atraso de propagação através desta lógica combinacional supondo os seguintes atrasos: memórias: 1 ns L:.5 ns banco de :.5 ns somadores:.3 ns demais componentes: atraso desprezível período do ciclo de relógio deve ser maior do que 3.5 ns (cerca de 5 Hz) CP237

4 2. loco operacional multi-ciclo máquina mono-ciclo todas as operações devem ser feitas em um só ciclo duração do ciclo calculada pelo pior caso leitura da instrução e acesso à memória no mesmo ciclo: duas memórias cálculos de endereço e operações aritméticas no mesmo ciclo: três unidades funcionais (L, somadores) máquina multi-ciclo vários ciclos por instrução cada instrução pode ser executada num número diferente de ciclos unidades funcionais podem ser reutilizadas em ciclos distintos pequeno acréscimo de multiplexadores e compromisso no desempenho CPI aumenta => desempenho cai período do relógio diminui => desempenho sobe CP237

5 Introdução quando é necessário inserir? quando valor é computado num ciclo e utilizado em outro ciclo quando entradas de unidade funcional podem mudar antes que a saída seja salva em outro registrador ou memória exemplo: Instruction Register memória vai mudar saída devido à atualização do e campos da instrução precisam se manter estáveis nas entradas do banco de durante todos os ciclos instrução deve ser dividida em passos de duração similar CP237

6 3. Ciclos das instruções 1. usca da instrução 2. Decodificação da instrução Leitura dos mesmo que não sejam utilizados Cálculo do endereço do branch mesmo que instrução não seja branch 3. Execução da operação instruções tipo R Cálculo do endereço efetivo do operando instruções load e store Determinar se branch deve ser executado instruções branch. cesso à memória instruções load e store Escrita de registrador instruções tipo R 5. Escrita de registrador instruções load CP237

7 . loco operacional completo Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

8 Comparando com O mono-ciclo uma única memória para dados e instruções uma única unidade lógica e aritmética para todas as operações operações das instruções tipo R cálculo de = + cálculo de endereço efetivo de memória: base + deslocamento cálculo de endereço de desvio: + deslocamento novos de Instruções de da emória (DR) e : guardam valores dos operandos do banco de L out: guarda valor da saída da L novos multiplexadores ou extensão dos já existentes CP237

9 5. Execução das instruções usca de instrução Write WriteCond emread emwrite Op[ 5-] Source LOp LSel LSel emtoreg 1 RInstr = emoria[] RInstr = emoria[] = + = + 1 L out emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

10 Decodificação de instrução (+ leitura de, + cálculo de end. branch) = = Reg[] Reg[] = = Reg[I[2-]] Reg[I[2-]] Lout Lout = = + + Extend Extend (I[15-]) (I[15-]) << << 2 2 Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

11 Instruções aritméticas (I) Lout = operacao Lout = operacao Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

12 Instruções aritméticas (II) Reg[] = Lout Reg[] = Lout Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

13 Instruções Load/Store (I) Lout = + Extend(I[15-]) Lout = + Extend(I[15-]) Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

14 Load (II) DR = emoria [Lout] DR = emoria [Lout] Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

15 Load (III) Reg [I[2-]] = DR Reg [I[2-]] = DR Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

16 Instruções Load/Store (I) Lout = + Extend(I[15-]) Lout = + Extend(I[15-]) Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

17 Store (II) emoria [Lout] = emoria [Lout] = Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

18 ranch Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg se ( = = ) se ( = = ) = Lout = Lout 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

19 Jump = [31-] (I[25-]<<2) = [31-] (I[25-]<<2) Write WriteCond Source LOp emread emwrite LSel LSel Op[ 5-] emtoreg 1 L out 1 emória I[31-] I[25-] de de da emória I[2-] I[15-] I[25-] 1 2 I[5-] em em anco de 1 1 L L CP237

20 6. Cálculo de desempenho clock pode ter período de 1 ns (1 GHz), considerando... 1 ns para acessos à memória.5 ns para acessos ao banco de.5 ns para operações na L ns para demais blocos (muxs, portas, ) com estes valores, período da versão mono-ciclo seria de 3.5 ns clock da máquina multi-ciclo poderia ser duplicado (2 GHz) se acessos à memória fossem realizados em 2 ciclos de.5 ns cada CPI para cada tipo de instrução versão 1 GHz versão 2 GHz load: 5 7 store: 6 tipo R: 5 branch: 3 jump: 3 CP237

21 Cálculo de desempenho mix de instruções do compilador gcc 22% loads, % stores, 9% tipo R, % branches, 2% jumps CPI médio na máquina multi-ciclo =.22 x 5 +. x +.9 x +.18 x 3 =. na versão 1 GHz =.22 x 7 +. x x x = 5.37 na versão 2 GHz tempo total de execução do programa gcc no IPS mono-ciclo = N x CPI x período do clock = N x 1 x 3.5 ns = 3.5 N x 1-9 tempo total de execução do programa gcc no IPS multi-ciclo = N x CPI médio x período do clock = N x. x 1 ns =. N x 1-9 na versão 1 GHz = N x 5.37 x.5 ns = N x 1-9 na versão 2 GHz CP237