Arquitetura de Computadores. Prof. Alexandro Baldassin. 1o semestre/2018

Transcrição

1 Arquitetura de Computadores Prof. Alexandro Baldassin 1o semestre/2018

2 Personagem da Semana Von Neumann medal, 1993 For significant developments in computer architecture, insighmul observaoons on sopware engineering, and for computer science educaoon and professional service. Turing award, 1999 For landmark contribuoons to computer architecture, operaong systems, and sopware engineering. Frederick P. Brooks, Jr. (Fred Brooks) Arquitetura de Computadores 2

3 MICROARQUITETURA Conceitos Ciclo de execução de instruções P&H 4.1, 4.2 H&H 7.1 Arquitetura de Computadores 3

4 Recordando ISA (parte visível ao programador) Problema Raíz quadrada de N? Algoritmo Sequência de passos Software Programas Sistema Operacional Device drivers Arquitetura Instruções Registradores Microarquitetura Caminho de dados Controle Lógica Somadores Memórias Circuitos Portas AND e OR Dispositivos Transistores Diodos Física Elétrons Arquitetura de Computadores 4

5 Recordando Implementação específica de um ISA (hardware) Problema Raíz quadrada de N? Algoritmo Sequência de passos Software Programas Sistema Operacional Device drivers Arquitetura Instruções Registradores Microarquitetura Caminho de dados Controle Lógica Somadores Memórias Circuitos Portas AND e OR Dispositivos Transistores Diodos Física Elétrons Arquitetura de Computadores 5

6 Como uma máquina processa instruções? O que significa processar uma instrução? E = estado arquitetural (visível ao programador) antes da instrução ser processada Processamento da instrução E = estado arquitetural (visível ao programador) depois da instrução ser processada Processamento de uma instrução: transformação de E em E, de acordo com a especificação do ISA Arquitetura de Computadores 6

7 Processamento de instruções O ISA especifica o que E deve ser, dado uma instrução e E Pode ser modelado como uma máquina de estado finita Do ponto de vista do ISA, não há estados intermediários entre E e E Microarquitetura implementa como E é transformado em E Há muitas opções Estados temporários (invisíveis ao programador) podem ser introduzidos Arquitetura de Computadores 7

8 Ciclo de execução de instrução Em geral, organizamos a execução em uma sequência de passos comum a todas instruções Cinco passos clássicos em máquinas RISC 1. Busca da instrução (e incremento de PC) 2. Decodificação da instrução e leitura de operandos 3. Execução (lógica/aritméoca) ou cálculo de endereço 4. Acesso à memória 5. Escrita em registrador Nota: uma instrução não necessariamente passa por todos os estágios Arquitetura de Computadores 8

9 1. Busca da instrução Instrução é buscada na memória PC aponta para instrução a ser executada Neste estágio também é comum incrementar o PC para que este possa apontar para próxima instrução a ser executada Todas as instruções requerem este passo Arquitetura de Computadores 9

10 2. Decodificação da instrução e leitura Campos da instrução são decodificados (lembre-se que toda instrução possui um formato) MIPS 1. campo OP determina Opo da instrução (R, I ou J) e tamanho dos campos restantes 2. dados são lidos dos registradores necessários add addi j lê dois registradores lê um registrador nenhum registrador precisa ser lido Arquitetura de Computadores 10

11 3. Execução A classe da instrução determina o que deve ser feito neste estágio em geral, uma unidade aritméoca lógica (ALU) é usada Instruções aritméocas e lógicas (add, or, slt,...) ALU computa resultado da operação (executa instrução) E instruções de leitura e escrita (lw, sw,...)? ALU é usada para cálculo do endereço efeovo Arquitetura de Computadores 11

12 4. Acesso à memória Somente instruções de leitura e escrita efeovamente necessitam deste estágio Outras instruções simplesmente não fazem nada Instruções de leitura dado conodo no endereço de memória computado no estágio anterior é lido Instruções de escrita dado conodo no registrador fonte é escrito no endereço de memória computado no estágio anterior Arquitetura de Computadores 12

13 5. Escrita em registrador Executada pelas instruções que precisam escrever resultado da operação em registrador desono Exemplos instruções aritméocas e lógicas instrução de leitura E quanto às instruções de desvio e escrita em memória? não necessitam deste estágio Arquitetura de Computadores 13

14 Exemplo de execução 0x012A4020 0x00 0x09 0x0A 0x08 0x00 0x20 op rs rt rd shamt funct add $8, $9, $10 Estágio 1 Estágio 2 Estágio 3 Estágio 4 Estágio 5 instrução buscada, PC incrementado decodifica e encontra instrução ADD, e então lê registradores $9 e $10 adiciona registradores lidos no estágio anterior não usado escreve resultado do estágio 3 no registrador $8 Arquitetura de Computadores 14

15 Mais um exemplo lw $3, 16($1) Estágio 1 Estágio 2 Estágio 3 Estágio 4 Estágio 5 instrução buscada, PC incrementado decodifica e encontra instrução LW, e então lê registrador $1 adiciona 16 ao conteúdo do registrador lido no estágio anterior, calculando o endereço efeovo de memória lê conteúdo da memória no endereço calculado no estágio 3 escreve conteúdo lido no estágio 4 no registrador $3 Arquitetura de Computadores 15

16 Componentes de um processador Caminho de dados componente responsável pela manipulação dos dados (armazenamento, aritméoca, muloplexação...) composto de blocos funcionais Unidade de controle componente responsável por informar ao caminho de dados o que necessita ser feito (como executar uma determinada instrução) composta por sinais de controle Arquitetura de Computadores 16

17 Como projetar um processador? 1. Analisar conjunto de instruções (ISA) Register Transfer Language (RTL) é geralmente usada 2. Selecionar os componentes do caminho de dados e estabelecer uma metodologia de temporização 3. Construir o caminho de dados de acordo com os requerimentos 4. Analisar a implementação de cada instrução para determinar os sinais de controle que realizam a transferência dos dados 5. Construir a unidade de controle Arquitetura de Computadores 17

18 Projeto do processador MIPS Vamos explorar algumas implementações para o MIPS, usando um subconjunto de instruções add, sub, and, or, slt (Opo-R) lw, sw (acesso à memória) beq (desvio condicional) Primeiramente, construiremos o caminho de dados A seguir, projetaremos a unidade de controle Arquitetura de Computadores 18

19 Análise do ISA RTL Para cada instrução, analisar os componentes combinacionais e sequenciais (de estado) necessários A RTL (Register Transfer Language) é usada como uma abreviação do que acontece no hardware Arquitetura de Computadores 19

20 Seleção de componentes PC Implícito -> arquitetura Von Neumann Memória (instrução e dados) Banco de registradores (32) ALU Soma, subtração, AND, comparação,... Outros Hardware para estender sinal/zero Hardware para somar 4 ao PC (usar ALU?) MulOplexadores (seleção de dados) Arquitetura de Computadores 20

21 PC (Program Counter) endereço próxima instrução endereço instrução corrente número de bits Arquitetura de Computadores 21

22 Memória Símbolo Significado A endereço RD dado lido WD dado a ser escrito WE controla quando dado em WD é escrito em A (0 ou 1) Arquitetura de Computadores 22

23 Banco de registradores controla quando dado em WD3 é escrito no registrador desono (0 ou 1) registradores fonte valores lidos dos registradores fonte registrador desono dado a ser escrito no registrador desono Arquitetura de Computadores 23

24 ALU (ArithmeOc Logic Unit) operação (controle) operandos resultado Arquitetura de Computadores 24

25 MulOplexador seletor I 1 ou I 2... ou I n Arquitetura de Computadores 25

26 Temporização Clock determina quando os sinais de controle terão efeito metodologia sensível à transição do clock (borda de subida) Implementações possíveis: Monociclo todos estágios executados em um único ciclo de clock MulOciclo cada estágio executado em um ciclo de clock Pipeline mulociclo com execução sobreposta das instruções Arquitetura de Computadores 26

27 IMPLEMENTAÇÃO MONOCICLO Caminho de dados e controle Análise de compromissos P&H 4.3, 4.4 H&H 7.3 Arquitetura de Computadores 27

28 Implementação monociclo Ciclo de clock deve ser longo suficiente para permior a execução de todos os estágios sem interrupção 1. busca de instrução 3. execução 5. escrita registrador 2. decodificação 4. memória clock Arquitetura de Computadores 28

29 Caminho de dados Implementando a instrução lw Passo 1 Passo 2 Passo 3 busca instrução, incrementa PC instrução LW lê registrador fonte adiciona imediato (com sinal estendido) ao conteúdo do registrador lido no estágio anterior, calculando o endereço Passo 4 lê conteúdo do endereço de memória calculado no estágio 3 Passo 5 escreve conteúdo lido no estágio 4 no registrador desono Arquitetura de Computadores 29

30 Caminho de dados Arquitetura de Computadores 30

31 Caminho de dados Passo 1 busca instrução, incrementa PC Arquitetura de Computadores 31

32 Caminho de dados Passo 1 busca instrução, incrementa PC Arquitetura de Computadores 32

33 Caminho de dados Passo 2 instrução LW lê registrador fonte Arquitetura de Computadores 33

34 Caminho de dados Passo 2 instrução LW lê registrador fonte Neste estágio, também devemos estender o sinal do imediato para soma com registrador base no próximo estágio (cálculo do endereço efe]vo) Arquitetura de Computadores 34

35 Caminho de dados Passo 3 adiciona imediato (com sinal estendido) ao conteúdo do registrador lido no estágio anterior, calculando o endereço Arquitetura de Computadores 35

36 Caminho de dados Passo 4 lê conteúdo do endereço de memória calculado no estágio 3 Arquitetura de Computadores 36

37 Caminho de dados Passo 4 lê conteúdo do endereço de memória calculado no estágio 3 Passo 5 escreve conteúdo lido no estágio 4 no registrador des]no Arquitetura de Computadores 37

38 Caminho de dados Adicionar instrução sw o que precisamos adicionar no caminho de dados? ao invés de escrever no registrador, escrevemos seu conteúdo na memória Arquitetura de Computadores 38

39 Caminho de dados Modificações necessárias para instruções do Opo R Arquitetura de Computadores 39

40 Caminho de dados Modificações necessárias para instruções do Opo R os dois operandos da ALU são registradores mux é adicionado para selecionar entre RD2 e SignImm Arquitetura de Computadores 40

41 Caminho de dados Modificações necessárias para instruções do Opo R resultado da ALU deve ser escrito no registrador desono mux é adicionado para selecionar entre ALUResult e ReadData Arquitetura de Computadores 41

42 Caminho de dados Modificações necessárias para instruções do Opo R índice do registrador de desono depende da instrução mux é adicionado para selecionar entre campos RT e RD Arquitetura de Computadores 42

43 Caminho de dados Caminho de dados atual suporta as instruções: add, sub, or, and, stl lw, sw Necessário ainda estender caminho de dados para suportar beq beq $1, $2, label if (R[rs] == R[rt]) then PC = PC+4 + sign_ext(imm) << 2; else PC = PC+4 op rs rt imm 6 bits 5 bits 5 bits 16 bits Arquitetura de Computadores 43

44 Caminho de dados Alteração no caminho de dados para suportar a instrução beq Arquitetura de Computadores 44

45 Caminho de dados final Arquitetura de Computadores 45

46 Unidade de controle Unidade de controle em um projeto monociclo é um circuito combinacional Determinar as entradas e saídas através de uma tabela verdade entradas: campos op e funct da instrução saídas: sinal para muxes e elementos de estado Para facilitar o projeto, o controle da ALU é fatorado qual tamanho da tabela verdade se não fatorarmos? Arquitetura de Computadores 46

47 Unidade de controle Fatoração ALUOp Significado 00 adicione (lw/sw) 01 subtraia (branch) 10 olhe no campo funct 11 não usado ALUOp Funct ALUControl 00 X 010 (add) X1 X 110 (sub) 1X (add) 1X (sub) 1X (and) 1X (or) 1X (slt) Arquitetura de Computadores 47

48 Unidade de controle Tabela verdade do decodificador principal Instrução RegWrite RegDst ALUSrc Branch MemWrite MemtoReg ALUOp Opo-R 10 lw 00 sw 00 beq 01 Como preenchê-la? ALUOp: olhar tabela anterior outros sinais: olhar caminho de dados para cada instrução e determinar quando sinal deve estar aovo Arquitetura de Computadores 48

49 Unidade de controle Controle: instrução or Arquitetura de Computadores 49

50 Unidade de controle Tabela verdade do decodificador principal Instrução RegWrite RegDst ALUSrc Branch MemWrite MemtoReg ALUOp Opo-R lw sw 0 X X 00 beq 0 X X 01 Arquitetura de Computadores 50

51 Microarquitetura monociclo É uma boa ideia/bom projeto? Quando é um bom projeto? Quando é um mau projeto? Como projetar uma microarquitetura melhor? Arquitetura de Computadores 51

52 Monociclo: Análise Lembrem-se da equação de desempenho! TempoCPU = # instruções CPI PeriodoClock Toda instrução leva 1 ciclo Como determinar? 1. busca de instrução 3. execução 5. escrita registrador 2. decodificação 4. memória clock Determinado pelo tempo que a instrução mais lenta leva para ser executada, mesmo que alguma outra não necessite de todo esse tempo! Arquitetura de Computadores 52

53 Qual a instrução mais lenta? Todos os estágios levam o mesmo tempo? Assuma Memória (leitura/escrita): 200ps ALU e somadores: 100ps Banco de registradores (leitura/escrita): 50ps Outros elementos combinacionais: 0ps caminho crí]co Estágios/ Recursos IF / Memória ID / Banco reg EX / ALU MEM / Memória WB / Banco reg Atraso ]po R lw sw branch Arquitetura de Computadores 53

54 Visualizando o caminho críoco Opo R 200 ps 250 ps 350 ps 400 ps Arquitetura de Computadores 54

55 Visualizando o caminho críoco LW 200 ps 250 ps 350 ps 600 ps 550 ps Arquitetura de Computadores 55

56 Discussão Como a unidade de controle pode afetar o caminho críoco? A unidade de controle pode estar no caminho críoco? Memória não é mágica E se a memória às vezes demorar 100ms? Faz senodo fazer uma instrução do Opo R levar 100ms+? Problema é ainda maior se a memória for acessada mais de uma vez (em quais instruções isso acontece?) Arquitetura de Computadores 56

57 Microarquitetura monociclo Ineficiente Todas as instruções são tão lentas quanto a mais lenta Um recurso precisa ser replicado se for usado mais de uma vez pela mesma instrução Atrasos nos acessos à memória exige um período de ciclo alto, afetando até instruções que operam em registradores Não necessariamente a implementação mais simples Como implementar uma instrução complexa? Diƒcil de oomizar/melhorar o desempenho Necessário oomizar o pior caso o tempo todo (que não necessariamente é o mais comum!) Arquitetura de Computadores 57

58 Princípios de projeto: microarquitetura Projeto do caminho crí]co Encontre o maior atraso da lógica combinacional e o diminua Projeto do caso mais comum Gaste recursos e tempo onde é importante Melhore o que a máquina realmente foi projetada para fazer Projeto balanceado Balanceie o fluxo dos dados e controle através do hardware Balanceie o hardware necessário para completar a tarefa Arquitetura de Computadores 58