ção de Computadores II

Transcrição

1 niversidade Federal de Pelotas Instituto de Física e atemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2. IPS pipeline: conflitos por dados e adiantamento. guntzel@ufpel.edu.br

2 Seja o seguite trecho de código, escrito para o IPS sub and or add sw $2, $, $3 $2, $2, $5 $3, $6, $2 $4, $2, $2 $5, ($2) # registrador $2 é escrito pela instrução sub # primeiro operando ($2) depende de sub # segundo operando ($2) depende de sub # primeiro e segundo operandos ($2) dependem de sub # base ($2) depende de sub Para estudar as conseqüências destas dependências quando da execução em pipeline, usar um diagrama de pipeline de múltiplos ciclos. slide.2

3 Tempo, em Ciclos de clock CC CC2 CC3 CC4 CC5 CC6 CC7 CC8 CC9 Valor do reg. $2 / Ordem de execução do programa (em instruções) sub $2, $, $3 and $2, $2, $5 or $3, $6, $2 add $4, $2, $2 sw $5, ($2) slide.3

4 ma solução seria o compilador evitar seqüências de instruções que gerassem conflitos por dados sub nop $2, $, $3 # registrador $2 é escrito pela instrução sub # na falta de instruções que sejam independentes, o nop and or add sw $2, $2, $5 $3, $6, $2 $4, $2, $2 $5, ($2) # compilador inseriria instruções nop # primeiro operando ($2) depende de sub # segundo operando ($2) depende de sub # primeiro e segundo operandos ($2) dependem de sub # base ($2) depende de sub Problemas: Conflitos por dados são muito freqüentes A inserção de instruções nop causa perda de desempenho! slide.4

5 Outra solução Detectar o conflito Adiantar o resultado da LA (ou da memória de dados) Testes para detecção de conflito (uso dos registradores de pipeline): a) E/E.RegistradorRd = DI/E.RegistradorRs b) E/E.RegistradorRd = DI/E.RegistradorRt 2a) E/ER.RegistradorRd = DI/E.RegistradorRs 2b) E/ER.RegistradorRd = DI/E.RegistradorRt slide.5

6 Tempo, em Ciclos de clock CC CC2 CC3 CC4 CC5 CC6 CC7 CC8 CC9 Valor do reg. $2 Ordem de execução do programa (em instruções) sub $2, $, $3 Rd Rs Rt / a) E/E.RegistradorRd = DI/E.RegistradorRs b) E/E.RegistradorRd = DI/E.RegistradorRst 2a) E/ER.RegistradorRd = DI/E.RegistradorRs 2b) E/ER.RegistradorRd = DI/E.RegistradorRt and $2, $2, $5 or $3, $6, $2 add $4, $2, $2 sw $5, ($2) slide.6

7 or $3, $6, $2 and $2, $2, $5 sub $2, $, $3 Decodificação da instrução Execução emória a) E/E.RegistradorRd = DI/E.RegistradorRs BI/DI DI/E E/E E/ER PC 4 + Endereço Instrução lida emória de Instruções 32 [25-2] [2-6] [5-] lido # lido #2 escrito Dado de escrita 6 [5-] Dado lido # Registradores Extensão de sinal Dado lido #2 32 Rs Desl. à esq. 2 bits + Zero LA Resultado Rd Endereço Dado lido emória de dados Dado a ser escrito slide.7

8 add $4, $2, $2 or $3, $6, $2 and $2, $2, $5 Decodificação da instrução Execução emória 2b) E/ER.RegistradorRd = DI/E.RegistradorRt sub $2, $, $3 Escrita no banco de registradores BI/DI DI/E E/E E/ER PC 4 + Endereço Instrução lida emória de Instruções 32 [25-2] [2-6] [5-] lido # lido #2 escrito Dado de escrita 6 [5-] Dado lido # Registradores Extensão de sinal Dado lido #2 32 Rt Desl. à esq. 2 bits + Zero LA Resultado Endereço Dado lido emória de dados Dado a ser escrito Rd slide.8

9 add $4, $2, $2 or $3, $6, $2 and $2, $2, $5 Decodificação da instrução Ao final deste CC, add $4, $2, $2 lê o valor correto de $2 Execução emória sub $2, $, $3 Escrita no banco de registradores BI/DI DI/E E/E E/ER PC 4 + Endereço Instrução lida emória de Instruções 32 [25-2] [2-6] [5-] lido # lido #2 escrito Dado de escrita 6 Dado lido # Registradores Extensão de sinal Dado lido #2 32 Desl. à esq. 2 bits + Zero LA Resultado Endereço Dado lido emória de dados Dado a ser escrito [5-] slide.9

10 Tempo, em Ciclos de clock CC CC2 CC3 CC4 CC5 CC6 CC7 CC8 CC9 Valor do reg. $2 / Ordem de execução do programa (em instruções) sub $2, $, $3 and $2, $2, $5 or $3, $6, $2 add $4, $2, $2 sw $5, ($2) slide.

11 Detectando e Resolvendo. Conflitos no Estágio E se (E/E.EscReg = e (E/E.RegistradorRd ) e (E/E.RegistradorRd = DI/E.RegistradorRs )) Adianta.A = se (E/E.EscReg = e (E/E.RegistradorRd ) e (E/E.RegistradorRd = DI/E.RegistradorRt )) Adianta.B = slide.

12 Detectando e Resolvendo 2. Conflitos no Estágio E se (E/E.EscReg = e (E/E.RegistradorRd ) e (E/ER.RegistradorRd = DI/E.RegistradorRs )) Adianta.A = se (E/E.EscReg = e (E/E.RegistradorRd ) e (E/ER.RegistradorRd = DI/E.RegistradorRt )) Adianta.B = slide.2

13 Detectando e Resolvendo Complicação: Conflito entre o resultado no estágio ER e o resultado no estágio E e o operando-fonte da instrução no estágio da LA. add add add $, $, $2 $, $, $3 $, $, $4 slide.3

14 Detectando e Resolvendo 2. Conflitos no Estágio E se (E/E.EscReg = e (E/E.RegistradorRd ) e (E/E.RegistradorRd DI/E.RegistradorRs ) e (E/ER.RegistradorRd = DI/E.RegistradorRs )) Adianta.A = se (E/E.EscReg = e (E/E.RegistradorRd ) e (E/E.RegistradorRd DI/E.RegistradorRt ) e (E/ER.RegistradorRd = DI/E.RegistradorRt )) Adianta.B = slide.4

15 so do Simulador DL O processador DL é um primo-irmão do IPS, mostrado no outro livro do Patersson-Hennessy (Computer Architecture: A Quantitative Approach. 2 nd edition. San Francisco, California: organ Kaufmann Publishers, 996.) O DL é capaz de executar todas as instruções do IPS Disponível em ftp://ftp.mkp.com/pub/dlx/ O arquivo-fonte contendo o programa em simbólico deve ser editado em um editor ascii, sem formatação, e deve receber um nome com extensão.s O simulador do DL mostra a progressão das instruções nos estágios do pipeline Permite visualizar a execução com e sem nidade de Adiantamento (with or without forwarding) slide.5