Arquitectura de Computadores

Transcrição

1 Arquitectura de Computadores Microprogramação (7.5); Unidade de Processamento do P3 (12.1) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 23 de Abril, 2009 José Monteiro (DEI / IST) Arquitectura de Computadores /

2 Sumário da Aula unidade de controlo microprogramada estrutura microprogramação unidade de processamento do P3 circuito de dados palavra de controlo José Monteiro (DEI / IST) Arquitectura de Computadores /

3 Separação entre Unidade de Controlo e Unidade de Processamento Entradas de controlo Saídas de controlo Operandos Unidade de controlo Palavra de controlo Bits de estado (flags) Unidade de processamento Resultados José Monteiro (DEI / IST) Arquitectura de Computadores /

4 Exemplo: Maior Divisor Comum (MDC) Pseudo-código: Maior Divisor Comum(X, Y) 1. enquanto (Y 0){ 2. se X Y 3. então X=X-Y 4. se não, troca X com Y 5. } 6. resultado em X José Monteiro (DEI / IST) Arquitectura de Computadores /

5 MDC com Unidade de Processamento Dedicada fim T0 1 0 SelMUX 0 inicio Ldx Ld Rx Ldy Ld Ry Z Zy 1 T1 n A B A>=B n A B A-B Ry=0 1 xmy n RX>=Ry Rx Ry Ry Rx Rx Rx-Ry José Monteiro (DEI / IST) Arquitectura de Computadores /

6 Unidade de Controlo para MDC xmy Ldy Zy Ldx início D Q Q fim José Monteiro (DEI / IST) Arquitectura de Computadores /

7 Unidade de Processamento Banco de registos Palavra de controlo k n n Operandos Bits de estado m ULA Resultado n José Monteiro (DEI / IST) Arquitectura de Computadores /

8 Tabela de Micro-operações da ULA S 4 S 3 S 2 S 1 S 0 Microoperação R A + B soma R A B subtracção R A + B + C soma com bit transporte R A B C subtracção com transporte negado R A 1 decremento R A + 1 incremento R A C decremento, se C = R A + C incremento, se C = R A complemento R A B conjunção R A B disjunção R A B disjunção exclusiva R shr A deslocamento lógico à direita R shl A deslocamento lógico à esquerda R shra A deslocamento aritmético à direita R shla A deslocamento aritmético à esquerda R ror A rotação à direita R rol A rotação à esquerda R rorc A rotação à direita com transporte R rolc A rotação à esquerda com transporte R A transferência José Monteiro (DEI / IST) Arquitectura de Computadores /

9 Circuito Sequencial Síncrono Entradas primárias Saídas primárias CLK Registos Circuito combinatório Realimentação José Monteiro (DEI / IST) Arquitectura de Computadores /

10 Unidade de Controlo Microprogramada Próximo estado (NS) CLK Contador Ld/inc Lógica combinatória Saídas (PO) Entradas 1... Multiplexador Teste complementado (CT) Variável a testar (TV) José Monteiro (DEI / IST) Arquitectura de Computadores /

11 Unidade de Controlo Microprogramada Próximo estado (NS) Contador ROM Saídas (PO) CLK Ld/inc Entradas 1... Multiplexador Teste complementado (CT) Variável a testar (TV) José Monteiro (DEI / IST) Arquitectura de Computadores /

12 Unidade de Processamento do P3 WR D SelAD 4 4 SelB Reset A Banco de registos B MA 0 1 MB 0 1 MUXA MUXB WM W Memória CULA 5 BUS A Unidade lógica e aritmética BUS B 4 Estado FM 4 5 FIN LF RE FR Registo de estado 000h FOUT 11 5 Endereço Escrita de dados Leitura de dados MD MUXD CONST LI RI José Monteiro (DEI / IST) Arquitectura de Computadores /

13 Banco de Registos Registo Descrição R0 Constante 0 R1 Registo de uso geral R2 Registo de uso geral R3 Registo de uso geral R4 Registo de uso geral R5 Registo de uso geral R6 Registo de uso geral R7 Registo de uso geral R8 Registo de uso restrito R9 Registo de uso restrito R10 Registo de uso restrito R11 Operando (SD) R12 Endereço de destino (EA) R13 Resultado (RD) R14 Apontador da pilha (SP) R15 Contador de programa (PC) José Monteiro (DEI / IST) Arquitectura de Computadores /

14 Unidade de Processamento do P3 WR D SelAD 4 4 SelB Reset A Banco de registos B MA 0 1 MB 0 1 MUXA MUXB WM W Memória CULA 5 BUS A Unidade lógica e aritmética BUS B 4 Estado FM 4 5 FIN LF RE FR Registo de estado 000h FOUT 11 5 Endereço Escrita de dados Leitura de dados MD MUXD CONST LI RI José Monteiro (DEI / IST) Arquitectura de Computadores /

15 Registo de Estado FIN FR 5 4 ZR CR NR OR LF Ld LF 0 1 LF 0 1 LF 0 1 LF 0 1 MUX MUX MUX MUX FM3 FM2 FM1 FM0 Ld Ld Ld Ld LF LF LF LF E Z C N O z c 5 FOUT P FM 3 FM2 FM 1 FM 0 Z C N O José Monteiro (DEI / IST) Arquitectura de Computadores /

16 Palavra de Controlo do P3 Sinal # bits Função SelAD 4 Controla os portos A e D do banco de registos SelB 4 Controla o porto B do banco de registos MA 1 Controlo do multiplexador A MB 1 Controlo do multiplexador B MD 2 Controlo do multiplexador D WR 1 Escrita no banco de registos WM 1 Escrita em memória LF 1 Carrega os bits de estado LI 1 Carrega o registo de instrução FM 4 Controla a actualização dos bits de estado CULA 5 Controla operação a executar na ULA CONST 12 Valor de constante numérica José Monteiro (DEI / IST) Arquitectura de Computadores /