Arquitectura de Computadores

Transcrição

1 Arquitectura de Computadores Exemplos de Microprogramação (12.3); Família Intel x86 José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 29 de Abril, 2010 José Monteiro (DEI / IST) Arquitectura de Computadores / 18

2 Sumário da Aula micro-programação do P3 tratamento das interrupções Conjunto de Instruções da família Intel x86 registos bits de estado instruções segmentos José Monteiro (DEI / IST) Arquitectura de Computadores / 18

3 Fluxograma da Execução de uma Instrução Assembly Carregamento da instrução OPCODE OPCODE=00... OPCODE=01... OPCODE=10... OPCODE=11... Carregamento do operando Carregamento dos operandos Carregamento do operando Execução da instrução Execução da instrução Execução da instrução Execução da instrução (PUSH) Escrita do resultado (TEST, CMP) Teste de interrupções José Monteiro (DEI / IST) Arquitectura de Computadores / 18

4 Microinstrução do P M5 S R 1 S R 2 I A K FM CULA M A M B M 2 M R B RB W M W R MD M A D RAD F 1 M5 S R 1 S R 2 L S MCOND C C L I L F CONST/NA W R MD M A D RAD José Monteiro (DEI / IST) Arquitectura de Computadores / 18

5 Unidade de Controlo do P3 RI 15 RI 14 S Z C N O P 4 INT INT E 5 MUX6 3 RI9 7 RI 6 1 z c EINT M0 M MUXCOND 3 CC MCOND LI COND 6 F OP Memória A END A MUX NA SR1 SR2 F LS Registo de instrução S M IR1 IR2 9 M5 0 1 MUX1 Memória B END B SBR MUX5 CAR Memória de controlo MUX3 MUX2 4 4 RB M2 RI M2 S 4 WBR 4 RAD MUXRB 4 MRB MUXAD 4 MAD SelB SelAD 32 Microinstrução José Monteiro (DEI / IST) Arquitectura de Computadores / 18

6 Unidade de Processamento do P3 MA F WR SelAD 4 4 SelB Reset CULA 5 16 MD A 0 1 MB 0 1 MUXA MUXB ULA 2 BUS A F LF F D Banco de registos BUS B MUXD B FM 16 4 Estado WM 4 F RE FR Registo de estado FOUT h 12 CONST LI F 16 5 FIN 11 W RI Memória Endereço Escrita de dados Leitura de dados 16 José Monteiro (DEI / IST) Arquitectura de Computadores / 18

7 Tabela de Micro-operações da ULA S 4 S 3 S 2 S 1 S 0 Microoperação R A + B soma R A B subtracção R A + B + C soma com bit transporte R A B C subtracção com transporte negado R A 1 decremento R A + 1 incremento R A C decremento, se C = R A + C incremento, se C = R A complemento R A B conjunção R A B disjunção R A B disjunção exclusiva R shr A deslocamento lógico à direita R shl A deslocamento lógico à esquerda R shra A deslocamento aritmético à direita R shla A deslocamento aritmético à esquerda R ror A rotação à direita R rol A rotação à esquerda R rorc A rotação à direita com transporte R rolc A rotação à esquerda com transporte R A transferência José Monteiro (DEI / IST) Arquitectura de Computadores / 18

8 Banco de Registos Registo Descrição R0 Constante 0 R1 Registo de uso geral R2 Registo de uso geral R3 Registo de uso geral R4 Registo de uso geral R5 Registo de uso geral R6 Registo de uso geral R7 Registo de uso geral R8 Registo de uso restrito R9 Registo de uso restrito R10 Registo de uso restrito R11 Operando (SD) R12 Endereço de destino (EA) R13 Resultado (RD) R14 Apontador da pilha (SP) R15 Contador de programa (PC) José Monteiro (DEI / IST) Arquitectura de Computadores / 18

9 Conjunto de Instruções da Família Intel x86 Conjunto de Instruções da Família Intel x86 (Instruction-Set Architecture ISA) registos bits de estado instruções segmentos Primeiras gerações, 8086 / 8088 / / 80188: processadores de 16 bits José Monteiro (DEI / IST) Arquitectura de Computadores / 18

10 Programa de Assembly x86 code segment public assume cs:code,ds:code org 100h start: mov bx,offset msg ; bx points to string loop: mov al,[bx] ; load a character into al cmp al,0 ; see if it s a zero jz done ; quit if so cmp al,32 ; see if it s printable jl noprt ; don t print if not call printc ; otherwise print it noprt: inc bx ; point to next character jmp loop ; and loop back done: int 20h ; return to DOS ; subroutine to print the byte in al printc: push ax ; save ax and dx push dx mov dl,al ; use DOS to mov ah,02h ; print character int 21H pop dx ; restore ax and dx pop ax ret msg db This,9,31,32, is,20h, a string.,0 code ends end start José Monteiro (DEI / IST) Arquitectura de Computadores / 18

11 Registos Genéricos Registos de uso geral: AX, BX, CX, DX José Monteiro (DEI / IST) Arquitectura de Computadores / 18

12 Registos Genéricos Registos de uso geral: AX, BX, CX, DX AX BX CX DX accumulator base counter data José Monteiro (DEI / IST) Arquitectura de Computadores / 18

13 Registos Genéricos Registos de uso geral: AX, BX, CX, DX AX BX CX DX accumulator base counter data AX BX CX DX AH AL BH BL CH CL DH DL Em alternativa: 8 registos de 8 bits! José Monteiro (DEI / IST) Arquitectura de Computadores / 18

14 Registos Específicos Registos específicos (todos de 16 bits): IP instruction pointer, (equivalente ao PC que temos usado) SP stack pointer BP base pointer SI source index DI destination index Mais o registo de estado. José Monteiro (DEI / IST) Arquitectura de Computadores / 18

15 Bits de Estado Registo de Estado: x x x x OF DF IF TF SF ZF x AF x PF x CF x bit não usado OF excesso (overflow) DF direcção: nas instruções de manipulação de strings, indica se se começa de frente para trás ou de trás para a frente. IF interrupt enable TF execução passo-a-passo: normalmente usada pelo debugger SF sinal (equivalente negativo) ZF zero AF auxiliary carry, equivalente ao bit de transporte, mas do entre os 4 o s e 5 o s bits dos registos PF paridade: fica a 1 se o número de 1s do resultado for par CF transporte José Monteiro (DEI / IST) Arquitectura de Computadores / 18

16 Modos de Endereçamento Mesmos modos de endereçamento do P3: por registo imediato directo indirecto por registo indexado, baseado, relativo José Monteiro (DEI / IST) Arquitectura de Computadores / 18

17 Modos de Endereçamento Mesmos modos de endereçamento do P3: por registo imediato directo indirecto por registo indexado, baseado, relativo Instruções de 2 operandos. José Monteiro (DEI / IST) Arquitectura de Computadores / 18

18 Modos de Endereçamento Mesmos modos de endereçamento do P3: por registo imediato directo indirecto por registo indexado, baseado, relativo Instruções de 2 operandos. Também como no P3, é uma arquitectura register-memory, portanto um dos operandos tem que ser um registo. José Monteiro (DEI / IST) Arquitectura de Computadores / 18

19 Modos de Endereçamento Mesmos modos de endereçamento do P3: por registo imediato directo indirecto por registo indexado, baseado, relativo Instruções de 2 operandos. Também como no P3, é uma arquitectura register-memory, portanto um dos operandos tem que ser um registo. Ao contrário do P3, o modelo de memória é independent IO. José Monteiro (DEI / IST) Arquitectura de Computadores / 18

20 Instruções Assembly Aritméticas Conversão Lógicas Deslocamento Controlo Pilha Transfer. Strings Genéricas ADD AAA AND SHL JMP PUSH MOV MOVS NOP ADC AAS OR SHR JCXZ POP XCHG STOS STC SUB AAM XOR SAL JO PUSHF IN LODS CLC SBB AAD TEST SAR JS POPF OUT SCAS CMC INC DAA ROL JC LAHF CMPS STD DEC DAS ROR JZ SAHF REP CLD NEG CBW RCL JP XLAT REPZ STI CMP CWD RCR JG LEA CLI MUL JL LDS HLT IMUL JA LES WAIT DIV JB LOCK IDIV LOOP ESC CALL RET INT INTO IRET José Monteiro (DEI / IST) Arquitectura de Computadores / 18

21 Organização da Memória Espaço de endereçamento de 1M, organizado ao octeto. No entanto, a cada momento apenas estão acessíveis 4 segmentos de 64k cada: código pilha 2 de dados José Monteiro (DEI / IST) Arquitectura de Computadores / 18

22 Organização da Memória Espaço de endereçamento de 1M, organizado ao octeto. No entanto, a cada momento apenas estão acessíveis 4 segmentos de 64k cada: código pilha 2 de dados Quatro registos especiais definem início de cada um dos segmentos: CS, SS, DS, ES Endereço físico definido por pelo par registo de segmento:deslocamento dentro do segmento Por exemplo: CS:IP CS 2 4 +IP CS IP + Endereço Físico José Monteiro (DEI / IST) Arquitectura de Computadores / 18

23 Revisão micro-programação do P3 tratamento das interrupções Conjunto de Instruções da família Intel x86 registos bits de estado instruções segmentos José Monteiro (DEI / IST) Arquitectura de Computadores / 18

24 Próxima Aula memória primária ciclo de acesso memória estática memória dinâmica planos de memória mapas de memória hierarquia de memória José Monteiro (DEI / IST) Arquitectura de Computadores / 18