MICROPROCESSADORES 3º TESTE

Transcrição

1 Nº MICROPROCESSADORES 3º TESTE Ano Lectivo: 25/26 Data: 6 de Junho de 26 Ano Curricular: 1º Ano 2º Semestre Duração:2h INFORMAÇÕES GERAIS 1. Identifique todas as folhas do enunciado com nome e número antes de começar a resolver o teste. 2. Mantenha na secretária apenas a sua identificação e uma caneta (azul ou preta) Não são admitidas folhas de rascunho (utilize as costas do teste), calculadoras, telemóveis ou qualquer tipo de consultas. 3. Responda no espaço delimitado a seguir a cada questão. 4. Utilize o verso da página onde se encontra a pergunta, para rascunho ou para espaço adicional. 5. A não entrega do teste tem o mesmo significado que a não comparência ao teste. LISTA DE INSTRUÇÕES ASSEMBLY (P3) Instrução Flags Afectadas Instrução Flags Afectadas ADD op1, op2 Flags: ZCNO NEG op Flags: ZCNO ADDC op1, op2 Flags: ZCNO NOP Flags: ---- AND op1, op2 Flags: ZN OR op1, op2 Flags: ZN BR <deslocamento> Flags: ---- POP op Flags: ---- BR.cond <deslocamento> Flags: ---- PUSH op Flags: ---- CALL <endereço> Flags: ---- RET Flags: ---- CALL.cond <endereço> Flags: ---- RETN const Flags: ---- CLC Flags: C ROL op, const Flags: ZCN CMC Flags: C ROLC op, const Flags: ZCN CMP op1, op2 Flags: ZCNO ROR op, const Flags: ZCN COM op Flags: ZN RORC op, const Flags: ZCN DEC op Flags: ZCNO RTI Flags: EZCNO DIV op1, op2 Flags: ZCNO SHL op, const Flags: ZCN DSI Flags: E SHLA op, const Flags: ZCNO ENI Flags: E SHR op, const Flags: ZCN INC op Flags: ZCNO SHRA op, const Flags: ZCNO INT const Flags: ZCNOE STC Flags: C JMP <endereço> Flags: ---- SUB op1, op2 Flags: ZCNO JMP.cond <endereço> Flags: ---- SUBB op1, op2 Flags: ZCNO MOV op1, op2 Flags: ---- TEST op1, op2 Flags: ZN MUL op1, op2 Flags: ZCNO XCH op1, op2 Flags: ---- MVBH op1, op2 Flags: ---- XOR op1, op2 Flags: ZN MVBL op1, op2 Flags: ---- Flags Transporte - C Zero Z Sinal N Interrupção E Excesso - O Positivo - P Condições (V/F) Transporte C/NC Zero Z/NZ Sinal N/NN Interrupção I/NI Excesso - O/NO Positivo - P/NP 1

2 I 1. Pretende-se desenvolver um programa em assembly (P3) para controlar as chamadas de um elevador num edifício com 6 pisos (do R/C ao 5º andar). Considere o seguinte cenário (ver figura): (1) existe apenas 1 elevador; (2) no R/C existe um botão para pedido de subida; (3) no 5ª andar existe um botão para pedido de descida: (4) nos restantes andares (do 1º ao 4º) existem 2 botões, um para pedido de subida e outro para pedido de descida. R1 R2 [FFE] Estado 5º Andar 4º Andar 3º Andar 2º Andar 1º Andar R/C 1 Elevador Sentido Elevador no 4º andar a descer. Pedidos de paragem no 1º e 3º andar Botão premido: Subir no 2º andar Posição 1 1 Pedido de Paragem 1 Andar do Pedido Considere os seguintes pontos para a implementação: (1) Para guardar a informação relativa ao estado e posição do elevador deve utilizar-se uma palavra de 16 bits (registo R1). Nos 2 bits mais significativos representa-se o estado ( Parado; 1 Descer; 1 Subir; 11 Avariado/Manutenção) e nos 6 bits menos significativos regista-se o andar em que se encontra o elevador. (2) Para armazenar a informação relativa aos pedidos de paragem deve utilizar-se uma palavra de 16 bits (registo R2). Nos 6 bits menos significativos guardam-se os pedidos de paragem existentes. (3) Considere que a informação sobre os botões premidos é disponibilizada no porto [FFE] do periférico associado aos botões de chamada. Mais, considere que apenas é colocado no porto um único pedido de cada vez em que os 2 bits mais significativos indicam o sentido e os 6 menos significativos indicam o andar. (4) Considere que utiliza o temporizador do P3 (interrupção) para simular o movimento do elevador, assim, de 5 em 5 segundos deverá ser feita uma actualização da posição do elevador. Mais, os 5 segundos correspondem ao tempo que o elevador gasta para se deslocar entre 2 andares consecutivos. (5) existe um botão associado à interrupção 2h que permite colocar ou retirar o elevador do estado de manutenção. Quando o elevador entra em manutenção os pedidos de paragem devem ser apagados e quando sai de manutenção deve ficar parado. (6) o programa a desenvolver deverá implementar um ciclo de avaliação do porto [FFE] e actualizar os registos R1 e R2 em conformidade com a informação lida. Mais, atribuição de um pedido de paragem ao elevador deverá seguir as seguintes regras: (6.1) se o pedido é de subida só será aceite e, portanto, registado em R2 se o elevador estiver a subir e num andar inferior ao do pedido ou se estiver parado, neste último caso deverá ser alterado R1 ao nível do estado (subir ou descer). (6.2) se o pedido é de descida só será aceite e, portanto, registado em R2 se o elevador estiver a descer e num andar superior ao do pedido ou se estiver parado, neste último caso deverá ser alterado R1 ao nível do estado (subir ou descer). (6.3) elevador avariado ou em manutenção não aceita pedidos Nota: Comente o código!! (de forma sucinta), código não comentado é fortemente penalizado! Considere ainda as seguintes constantes no desenvolvimento das várias rotinas: TVI EQU FEh INT_MASK EQU FFFAh SP_INICIAL EQU FDFFh TIMER_CONTROL EQU FFF7h (1- Conta; - Pára) TIMER_COUNT EQU FFF6h (Número de intervalos de 1ms) 2 de 6

3 a) [2 Val] Desenvolva as rotinas de interrupção necessárias ao funcionamento do sistema descrito. A rotina de interrupção deve ser tão pequena quanto possível pelo que a actualização dos registos R1 e R2 deve ser feita fora destas rotinas. Sugestão: Utilize uma variável para guardar a informação sobre as acções a desencadear no programa principal. b) [1,5 Val] Desenvolva a rotina para programar a TVI (Tabela de Vectores de Interrupção) c) [1,5 Val] Desenvolva o programa principal, que deverá efectuar as inicializações, verificar a existência de botões premidos ou de acções provenientes das interrupções e chamar as rotinas GerePedidoSubida, GeraPedidoDescida, ActualizaPosição e GereEntradaSaidaDeManutenção. 3 de 6

4 d) [3 Val] Desenvolva a rotina GerePedidoSubida para atribuição de pedido de paragem ao elevador. Comece por apresentar um fluxograma para a rotina a implementar e de seguida escreva a rotina, devidamente comentada. 4 de 6

5 II 1. Admita a execução da rotina apresentada, numa arquitectura com as seguintes características: (1) cada instrução é codificada em palavras de 32 bits; (2) a Memória Cache tem capacidade de armazenamento de 8 palavras de 32 bits e um tempo de acesso de 1 ns; (3) a Memória Principal tem um tempo de acesso de 1ns; (4) Admita que o ciclo Ciclo é executado 5 vezes. End. Hex C C A A4 A8 AC B B4 B8 BC C End. Binário Código EscString: PUSH R1 PUSH R2 PUSH R3 MOV R2, M[SP+6] MOV R3, M[SP+5] Ciclo: MOV M[IO_CURSOR], R3 MOV R1, M[R2] CMP R1, FIM_TEXTO BR.Z FimEsc CALL EscCar INC R2 INC R3 BR Ciclo FimEsc: POP R3 POP R2 POP R1 RETN 2 Map. Directo- Map. Directo Associativo N. MISS N. HIT N. MISS N. HIT F F EscCar: MOV M[IO_WRITE], R1 RET a) [3 Val] Considere que a memória Cache utiliza mapeamento directo-associativo. Preencha a tabela correspondente à Memória Cache de Instruções com o conteúdo após a execução da instrução RETN2. INDEX TAG DATA TAG DATA b) [2 Val] Complete a tabela, preenchendo as colunas relativas ao número de MISSES e número de HITS, tanto para o caso de mapeamento directo-associativo da alínea anterior como para o caso do mapeamento directo com 8 posições na Memória Cache. Determine a Hit Rate e o tempo médio de acesso em cada caso. 5 de 6

6 2. [3 Val] Suponha um espaço de endereçamento virtual de 32 bits, com instruções de 64 bits, páginas de 8 Kbytes, e que a memória física é de 256Mbytes. Considere para além da identificação da página física, cada palavra da tabela de páginas inclui ainda 2 bytes com informação de controlo. Represente a estrutura de mapeamento do endereço virtual em endereço físico e determine quantas instruções de um programa é possível mapear com cada tabela de páginas? 3. [4 Val] Assinale a resposta correcta em cada alínea: a) A instrução TEST permite executar um bit a bit afectando apenas flags. AND NAND ADDC ADD b) Considere uma arquitectura onde o mapeamento dos periféricos é realizado por Memory Mapped I/O. Identifique qual a instrução que permitiria ler o conteúdo do porto FF2h para o registo R1. MOV M[FF2h], R1 MOV R1, M[FF2h] IN R1, FF2h OUT FF2h, R1 c) A instrução permite executar correctamente uma interrupção cuja rotina está localizada no endereço indicado por. (TVI Tabela de Vectores de Interrupção) INT 1H/ TVI+1H CALL 1H/ 1H INT 1H/ M[TVI+1H] CALL 1H, M[TVI]+1H d) Na chamada de uma rotina com passagem de parâmetros pelo STACK, o CALL armazena no STACK o, a rotina deve ser concluída com a instrução. PC e Flags/RTI PC/RET PC/RETN PC e Flags/RET e) O atendimento de uma interrupção externa é realizado após a conclusão da que se está a executar. Micro-operação Micro-instrução Instrução Rotina. f) O Mapeamento Associativo permite escrever uma palavra de memória numa posição da memória Cache sendo, neste caso, a localização da palavra, pela CPU, mais do que no caso do Mapeamento Directo. única/rápido única/lenta qualquer/rápido qualquer/lenta g) Num sistema de DMA, a transferência de dados de um periférico para a memória realiza-se em/na com/da a execução de um programa pela CPU, desde que este não tente realizar qualquer acesso à memória. série paralelo sequência nenhuma das anteriores h) Um ecran com a resolução de 248 pixels por 124 linhas e para imagens de 2 16 cores requer um adaptador com uma memória de video de para armazenar toda a informação associada a uma imagem. 1 Mbyte 2 Mbytes 4 Mbytes 8 Mbytes. 6 de 6