ORGANIZAÇÃO DE COMPUTADORES

Transcrição

1 ORGANIZAÇÃO DE COMPUTADORES 2017/ o Semestre 1 o Teste 20 de Novembro de 2018 Duração: 1h15 - O teste é sem consulta e sem calculadora. - Resolva o teste no próprio enunciado, o espaço reservado para cada pergunta é suficiente para a sua resposta. Tenha em atenção que cada grupo deve ficar em folhas separadas. Utilize as costas das folhas para rascunho. - Identifique todas as folhas que entregar, folhas não identificadas não serão cotadas! - Justifique todas as respostas e indique todos os cálculos que efetuar. I. (0,5 + 0, = 7 val.) 1. Considere um processador que suporta o ISA do processador MIPS 32 bits, apresentado nesta disciplina. Este processador está inicializado com os seguintes valores: $S1 = F $s2 = EFFFFF00 $S3 = FF70FFFF a) Indique o valor do registo $S0 após a operação shift left logic de 8 bits sobre $S1: sll $S0 $S1 8 b) Indique o valor após a operação shift right arithmetic de 4 bits $S2: sra $S0 $S1 4 c) Indique, justificando, se existe overflow na operação: addu $t0 $S3 $S3 Número: Nome: 2/5

2 2. Considere a representação de virgula flutuante no formato IEEE de precisão simples (em que o campo E tem 8 bits). x = ( 2) S (1, F ) 2 (E 127) a) Diga muito sucintamente qual a principal vantagem de usar esta representação face à representação inteira. b) Considerando que não é usado pipeline, indique qual o impacto no processador ao suportar esta representação. c) Calcule o valor decimal representado pelo seguinte valor IEEE de 32 bits, expresso em formato binário: d) Represente o valor binário original em hexadecimal. Número: Nome: 2/5

3 II. (2, , = 8 val.) Considere um computador de 32 bits com uma arquitectura Load-Store e uma memória primária de 4G bytes (endereços de 32 bits) endereçável ao byte e com tempo de acesso de 100 ns. O sistema tem caches separadas para instruções e dados, ambas com 4k bytes, com 2 vias de associatividade, blocos de 8 bytes com carregamento critical-word-first não bloqueante. O tempo de hit é 1 ns. A cache de dados é write-back allocate. a) Ao executar um programa verificou-se um hit rate global (em ambas as caches) de 51%. Qual é o speedup do tempo médio de acesso à memória em relação a um sistema com as mesmas características mas sem cache? b) Qual é a influência no desempenho da cache de instruções das políticas de escrita e alocação - writeback vs through, allocate vs no-allocate - (não especificadas)? c) Indique a estrutura dos endereços processados pela cache de dados. Identifique a dimensão e a posição de cada campo do endereço (nome, bit de menor peso, bit de maior peso). Número: Nome: 3/5

4 Considere o programa seguinte. O compilador aloca as variáveis em memória a partir do endereço h pela ordem em que são declaradas e não efectua optimizações, para além das que são sugeridas no programa. #define SIZE /* 16 K */ #define STEP 1 register int i; /* inteiro de 32 bits em registo */ int sum; char a[size]; /* char ~ inteiro de 8 bits */ sum = 0; for (i=0; i<size; i = i+step) sum = sum + a[i]; d) Indique em notação hexadecimal o endereço onde o compilador aloca a variável sum e os endereços dos limites inferior e superior do vector a. e) Qual é o valor aproximado do hit rate na cache de dados ao executar o programa? Número: Nome: 4/5

5 III. ( = 5 val.) Considere um computador de 32 bits com um espaço de memória virtual de 4G bytes (endereços de 32 bits) endereçável ao byte com páginas de 4k bytes. O espaço de endereçamento físico tem 4G bytes. A tradução de endereços virtuais em físicos usa uma tabela de dois níveis. A tabela do primeiro nível tem 1024 entradas. Neste sistema executa-se um programa com 4 KB de código que acede a 33 KB de dados. Ao lançar a execução o código é carregado a partir do endereço 0h e os dados a partir de h. a) Indique a dimensão e a estrutura de um descritor de página. b) Qual é o número mínimo de páginas de memória primária necessário para executar o programa sem faltas de página (páginas para tabelas de páginas + código + dados)? c) Num sistema como este, com endereçamento virtual, quais são as vantagens e as limitações de usar uma cache que processe índices virtuais mas armazene tags físicas (virtually indexed, physically tagged)? Número: Nome: 5/5