Arquitetura e Organização de Processadores. Aulas 9 e 10. Memória cache

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamanho: px
Começar a partir da página:

Download "Arquitetura e Organização de Processadores. Aulas 9 e 10. Memória cache"

Transcrição

1 Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aulas 9 e 10 Memória cache

2 Tendências tecnológicas 1. Introdução Capacidade Velocidade (latência) Lógica: 2x em 3 anos 2x em 3 anos DRAM: 4x em 3 anos 2x em 10 anos Disco: 4x em 3 anos 2x em 10 anos DRAM Ano Tamanho Tempo acesso 1000:1! 2:1! Kb 250 ns Kb 220 ns Mb 190 ns Mb 165 ns Mb 145 ns Mb 120 ns

3 Tendências tecnológicas Hiato de desempenho (latência) entre processador e memória DRAM 1000 Lei de Moore CPU µproc 60% / ano (2X / 1.5 anos) Performance hiato cresce 50% a cada ano DRAM DRAM 9% / ano (2X / 10 anos) Tempo

4 Hierarquia de memória objetivo: oferecer ilusão de máximo tamanho de memória, com mínimo custo e máxima velocidade cada nível contém cópia de parte da informação armazenada no nível superior seguinte Processador Bloco de controle Memória Memória Bloco operac. Memória Memória Memória Velocidade: Tamanho: Custo: Mais rápida Menor Mais alto Mais lenta Maior Mais baixo

5 Tecnologias na hierarquia de memória Acesso randômico tempo de acesso é o mesmo para todas as posições DRAM: Dynamic Random Access Memory alta densidade, baixa potência, barata, lenta dinâmica: precisa de um refresh regular SRAM: Static Random Access Memory baixa densidade, alta potência, cara, rápida estática: conteúdo dura para sempre (enquanto houver alimentação) Acesso não-tão-randômico tempo de acesso varia de posição para posição e de tempos em tempos exemplos: disco, CD-ROM Acesso sequencial tempo de acesso varia linearmente com a posição (p.ex. fita)

6 Hierarquia de memória Processador Bloco de controle Bloco operac. Registrad. On-Chip Cache Cache 2º nível (SRAM) Memória principal (DRAM) Memória secundária (disco) Velocidade (ns): 0, (10 ms) Tamanho (bytes): K 512 K 256 M Gs

7 Hit e miss Hit: dado aparece em algum bloco no nível superior (junto ao processador) Hit Ratio: a fração de acessos à memória resolvidos no nível superior Hit Time: tempo de acesso ao nível superior, que consiste de tempo de acesso à memória RAM + tempo para determinar hit/miss Miss: dado precisa ser buscado de um bloco no nível inferior Miss Ratio = 1 (Hit Ratio) Miss Penalty: tempo gasto para substituir um bloco no nível superior + tempo para fornecer o bloco ao processador Hit Time << Miss Penalty

8 Hierarquia de memória Como a hierarquia é gerenciada? Registradores <-> memória pelo compilador cache <-> memória principal pelo hardware memória principal <-> disco pelo hardware e pelo sistema operacional (memória virtual) pelo programador (arquivos)

9 Princípio de localidade Hierarquia de memória funciona devido ao princípio de localidade todos os programas repetem trechos de código e acessam repetidamente dados próximos Probabilidade de referência 0 2 Espaço de endereçamento n -1 localidade temporal: posições de memória, uma vez acessadas, tendem a ser acessadas novamente no futuro próximo localidade espacial: endereços em próximos acessos tendem a ser próximos de endereços de acessos anteriores

10 Princípio de localidade Como explorar o princípio de localidade numa hierarquia de memória? Localidade Temporal => Mantenha itens de dados mais recentemente acessados nos níveis da hierarquia mais próximos do processador Localidade Espacial => Mova blocos de palavras contíguas para os níveis da hierarquia mais próximos do processador para processador do processador Nível mais próximo Bloco X Nível mais distante Bloco Y

11 Localidade temporal usualmente encontrada em laços de instruções e acessos a pilhas de dados e variáveis é essencial para a eficiência da memória cache se uma referência é repetida N vezes durante um laço de programa, após a primeira referência a posição é sempre encontrada na cache Tc = tempo de acesso à cache Tm = tempo de acesso à memória principal Tce = tempo efetivo de acesso à cache Tce = N Tc + Tm N = Tc + Tm N se Tc = 1 ns, Tm = 20 ns, N = 10 Tce = 3 ns N = 100 Tce = 1,2 ns

12 Localidade espacial módulos de memória principal memória cache endereço de memória linha linha byte

13 Impacto no desempenho Medindo o impacto do hit ratio no tempo efetivo de acesso Tc = tempo de acesso à memória cache Tm = tempo de acesso à memória principal Tce = tempo efetivo de acesso à memória cache, considerando efeito dos misses Tce = Tc + (1 h) Tm se Tc = 1 ns, Tm = 20 ns h = então Tce = 4 ns 2 ns 1.2 ns 1 ns

14 Impacto no desempenho Tempo gasto com um cache miss, em número de instruções executadas 1º Alpha 340 ns / 5.0 ns = 68 clks x 2 instr. ou 136 instruções 2º Alpha 266 ns / 3.3 ns = 80 clks x 4 instr. ou 320 instruções 3º Alpha 180 ns / 1.7 ns = 108 clks x 6 instr. ou 648 instruções 1/2 X latência x 3 X freqüência clock x 3 X instruções/clock 5 X

15 Impacto no desempenho Supondo um processador que executa um programa com: CPI = % aritm/lógica, 30% load/store, 20% desvios Supondo que 10% das operações de acesso a dados na memória sejam misses e resultem numa penalidade de 50 ciclos CPI = CPI ideal + nº médio de stalls por instrução = 1.1 ciclos acessos à memória / instrução x 0.10 misses / acesso x 50 ciclos / miss = 1.1 ciclos ciclos = 2. 6 CPI ideal 1.1 Data misses 1.5 Instr.misses % do tempo o processador está parado esperando pela memória! um miss ratio de 1% no fetch de instruções resultaria na adição de 0.5 ciclos ao CPI médio

16 2. Organizações de memória cache processador gera endereço de memória e o envia à cache cache deve verificar se tem cópia da posição de memória correspondente se tem, encontrar a posição da cache onde está esta cópia se não tem, trazer o conteúdo da memória principal e escolher posição da cache onde a cópia será armazenada mapeamento entre endereços de memória principal e endereços de cache resolve estas 3 questões deve ser executado em hardware estratégias de organização (mapeamento) da cache mapeamento completamente associativo mapeamento direto mapeamento set-associativo

17 Mapeamento completamente associativo endereço gerado pelo processador miss: memória é acessada cache comparação simultânea com todos os endereços endereço hit dado processador memória principal

18 Mapeamento completamente associativo endereço gerado pelo processador word byte cache comparação simultânea com todos os endereços endereço word 0 hit w 1 w 2 w 3 cache organizada em linhas com 4 palavras de 4 bytes processador seleciona word e byte

19 Mapeamento completamente associativo vantagem: máxima flexibilidade no posicionamento de qualquer palavra (ou linha) da memória principal em qualquer palavra (ou linha) da cache desvantagens custo em hardware da comparação simultânea de todos os endereços armazenados na cache algoritmo de substituição (em hardware) para selecionar uma linha da cache como conseqüência de um miss utilizado apenas em memórias associativas de pequeno tamanho tabelas

20 Mapeamento direto endereço gerado pelo processador tag índice tag + índice cache índice tag dado =? iguais diferentes processador memória principal

21 Mapeamento direto endereço é dividido em 2 partes parte menos significativa: índice, usado como endereço na cache onde será armazenada a palavra parte mais significativa: tag, armazenado na cache junto com o conteúdo da posição de memória quando acesso é feito, índice é usado para encontrar palavra na cache se tag armazenado na palavra da cache é igual ao tag do endereço procurado, então houve hit endereços com mesmo índice são mapeados sempre para a mesma palavra da cache

22 Mapeamento direto mapeamento: endereço é o módulo do número de blocos na cache Cache Memory

23 Mapeamento direto exemplo 20 bits 12 bits tag índice tag + índice = 32 bits cache = 2 12 = 4 K índice 20 bits 32 bits tag dado =? iguais diferentes processador memória principal 2 32 = 4 G

24 Mapeamento direto uso de linhas Valid Bit : Cache Tag Exemplo: 0x50 Cache Index Byte Select Cache Tag armazenado como parte do estado da cache 0x50 : Ex: 0x01 Cache Data Byte 31 Byte 63 : : Byte 1 Byte 33 : Ex: 0x00 Byte 0 Byte Byte 1023 : Byte

25 Tamanho da linha x miss ratio 40% 35% 30% Miss rate 25% 20% 15% 10% 5% 0% Block size (bytes) 1 KB 8 KB 16 KB 64 KB 256 KB

26 Tamanho da linha em geral, uma linha maior aproveita melhor a localidade espacial MAS linha maior significa maior miss penalty demora mais tempo para preencher a linha se tamanho da linha é grande demais em relação ao tamanho da cache, miss ratio vai aumentar muito poucas linhas em geral, tempo médio de acesso = Miss Penalty Hit Time x (1 - Miss Ratio) + Miss Penalty x Miss Ratio Miss Tempo médio de acesso Ratio explora localidade espacial poucas linhas: compromete localidade temporal Miss Penalty & Miss Ratio aumentam Tamanho da linha Tamanho da linha Tamanho da linha

27 Quantos bits tem a cache no total? supondo cache com mapeamento direto, com 64 KB de dados, linha com uma palavra, endereços de 32 bits 64 KB -> 16 Kpalavras, 2 14 palavras, neste caso 2 14 linhas cada linha tem 32 bits de dados mais um tag ( bits) mais um bit de validade: 2 14 x ( ) = 2 14 x 49 = 784 x 2 10 = 784 Kbits 98 KB para 64 KB de dados, ou 50% a mais

28 Mapeamento direto vantagens não há necessidade de algoritmo de substituição hardware simples e de baixo custo alta velocidade de operação desvantagens desempenho cai se acessos consecutivos são feitos a palavras com mesmo índice hit ratio inferior ao de caches com mapeamento associativo demonstra-se no entanto que hit ratio aumenta com o aumento da cache, aproximando-se de caches com mapeamento associativo tendência atual é de uso de caches grandes

29 Mapeamento conjunto associativo tag índice Cache índice tag dado tag dado tag dado tag dado não =? sim =? =? =? sim sim sim

30 Mapeamento conjunto associativo mapeamento direto: todas as palavras armazenadas na cache devem ter índices diferentes mapeamento associativo: linhas podem ser colocadas em qualquer posição da cache compromisso: um nº limitado de linhas, de mesmo índice mas diferentes tags, podem estar na cache ao mesmo tempo (num mesmo conjunto) nº de linhas no conjunto = associatividade

31 Mapeamento conjunto associativo vantagem em relação ao mapeamento completamente associativo: comparadores são compartilhados por todos os conjuntos algoritmo de substituição só precisa considerar linhas dentro de um conjunto muito utilizado em microprocessadores Motorola 68040: 4-way set associative Intel 486: 4-way set associative Pentium: 2-way set associative

32 Desvantagem da cache conjunto-associativo conjunto-associativa N-way X mapeamento direto dado tem atraso extra do multiplexador dado vem DEPOIS da decisão Hit/Miss e da seleção do conjunto numa cache com mapeamento direto, linha da cache está disponível ANTES da decisão Hit/Miss possível assumir um hit e continuar. Recuperar depois se for miss. Valid Cache Tag Cache Data Linha 0 : : : Cache Index Cache Data Linha 0 : Cache Tag Valid : : Adr Tag Compare Sel1 1 Mux 0 Sel0 Compare Hit OR Linha

33 Impacto da associatividade da cache 15% 12% 9% Miss rate 6% 3% 0% One-way Two-way Four-way Eight-way Associativity 1 KB 16 KB 2 KB 32 KB 4 KB 64 KB 8 KB 128 KB

34 Fontes de misses compulsórios (cold start ou chaveamento de processos, primeira referência): primeiro accesso a uma linha é um fato da vida : não se pode fazer muito a respeito se o programa vai executar bilhões de instruções, misses compulsórios são insignificantes de conflito (ou colisão) múltiplas linhas de memória acessando o mesmo conjunto da cache conjunto-associativa ou mesma linha da cache com mapeamento direto solução 1: aumentar tamanho da cache solução 2: aumentar associatividade de capacidade cache não pode conter todas as linhas accessadas pelo programa solução: aumentar tamanho da cache invalidação: outro processo (p.ex. I/O) atualiza memória

35 Fontes de misses Miss rate per type 14% 12% 10% 8% 6% misses compulsórios não aparecem misses de capacidade (parte branca da curva) dependem do tamanho da cache misses de conflito: dependem da associatividade e do tamanho da cache 4% 2% Capacity 0% Cache size (KB) One-way Two-way Four-way Eight-way

36 Quantidade de misses segundo a fonte Mapeam. direto Conj.-associat. N-way Complet. associativa Tamanho da cache Misses compulsórios Grande Médio Pequeno Mesmo Mesmo Mesmo Misses de conflito Alto Médio Zero Misses de capacidade Misses de invalidação Baixo Médio Alto Mesmo Mesmo Mesmo

37 3. Mecanismos de fetch e escrita estratégias para fetch de palavras ou linhas da memória principal fetch por demanda prefetch fetch por demanda fetch da linha quando ocorre miss estratégia mais simples, não exige hardware adicional prefetch fetch da linha antes que ela seja necessária p.ex: prefetch da linha i+1 quando a linha i é inicialmente referenciada alternativa: prefetch da linha i+1 quando ocorre miss da linha i

38 Operações de escrita leitura na cache não afeta conteúdo não há discrepância entre cache e memória principal escrita na cache: cópias da palavra na cache e na memória principal podem ter valores diferentes valores deveriam ficar iguais em razão de: acessos de E/S feitos através da memória principal acessos à memória principal por múltiplos processadores tempo médio de acesso à cache é aumentado pela necessidade de atualizações da memória principal mecanismos de coerência de escrita write-through write-back

39 Mecanismo write-through write-through: cada escrita na cache é repetida imediatamente na memória principal escrita adicional na memória principal aumenta tempo médio de acesso à cache estatisticamente apenas 5% a 34% dos acessos à memória são escritas

40 Mecanismo write-through Tempo médio de acesso à cache Tma é dado por Tma = Tc + (1 h) Tb + w (Tm Tc) onde Tc = tempo de acesso à cache h = hit ratio Tb = tempo de leitura de uma linha da memória principal Tm = tempo de acesso a uma palavra da memória principal w = probabilidade de que acesso seja de escrita supondo Tc = 1 ns, Tb = Tm = 10 ns, h = 0.98, w = 0.2 Tma = 3,0 ns, sendo 0,2 ns devido a misses e 1,8 ns devido ao writethrough

41 Write-Through com Write Buffer Processador Cache DRAM Write Buffer Write Buffer é necessário entre cache e memória principal processador: escreve dados na cache e no write buffer controlador de memória: escreve conteúdo do buffer na memória Write buffer é uma FIFO típico número de posições = 4 funciona bem se: freqüência de escritas << 1 / ciclo escrita DRAM problema freqüência de escritas > 1 / ciclo escrita DRAM saturação do Write Buffer

42 Saturação do Write Buffer freqüência de escritas > 1 / ciclo escrita DRAM se esta condição existe por um longo período de tempo (porque tempo de ciclo da CPU é rápido demais e/ou ocorrem muitas instruções store em seqüência): Write-Buffer terá overflow, não importa quão grande ele seja solução para saturação do Write Buffer usar cache com write-back instalar uma cache de segundo nível (L2) Processador Cache L2 Cache DRAM Write Buffer

43 Mecanismo write-back write-back: linha da cache só é escrita de volta na memória principal quando precisa ser substituída estratégia mais simples: escrita é feita mesmo que linha não tenha sido alterada Tma = Tc + (1 h) Tb + (1 h) Tb onde o segundo termo (1 h) Tb é devido à escrita estratégia alternativa: só escrever de volta se linha foi alterada exige um bit de tag para indicar modificações na linha Tma = Tc + (1 h) Tb + w b (1 h) Tb onde w b = probabilidade de que linha tenha sido alterada

44 4. Substituição de linhas quando ocorre um miss, uma nova linha precisa ser trazida da memória principal para a cache cache com mapeamento direto não precisa escolher qual linha da cache será substituída cache completamente associativa: pode-se escolher qualquer uma das linhas cache conjunto-associativa: deve-se escolher uma linha dentro de um conjunto fixado pelo índice algoritmo de substituição precisa ser implementado em hardware

45 Algoritmos de substituição substituição randômica escolha de uma linha ao acaso para ser substituída exemplo de implementação em hardware: contador contador é incrementado a cada ciclo do relógio quando substituição é necessária, escolhe-se linha cujo endereço é igual ao valor atual do contador cache completamente associativa: contador de n bits se cache tem 2 n linhas cache conjunto-associativa: contador de 2 bits numa cache com associatividade = 4 first-in first-out (FIFO) remover a linha que está há mais tempo na cache implementação evidente: fila de endereços de linha

46 Algoritmos de substituição LRU Least Recently Used linha a ser substituída é aquela que há mais tempo não é referenciada implementação mais simples em hardware: contador associado a cada linha quando hit ocorre, contador da linha correspondente é zerado demais contadores são incrementados linha com contador com valor mais alto é a substituída outras implementações pilha de registradores matriz de referência métodos aproximativos

47 5. Hierarquia de caches caches integradas dentro de um processador têm limitação de tamanho miss penalty na cache é muito grande, pela diferença entre os tempos de acesso da cache e da memória principal solução: caches em dois ou três níveis cache integrada (L1, de primeiro nível) é de tamanho pequeno, p.ex. 8 Kbytes, e tempo de acesso menor cache secundária (L2) tem tamanho maior, p.ex. 256 Kbytes, e tempo de acesso maior processadores recentes têm cache de terceiro nível (L3) cache L3 fora do chip do processador, cache L2 dentro misses podem ocorrer em referências a qualquer nível de cache transferências entre níveis de cache apresentam mesmos problemas e possíveis soluções já discutidos

48 6. Caches de dados e instruções dados e instruções: cache unificada x caches separadas vantagens das caches separadas política de escrita só precisa ser aplicada à cache de dados caminhos separados entre memória principal e cada cache, permitindo transferências simultâneas (p.ex. num pipeline) estratégias diferentes para cada cache: tamanho total, tamanho de linha, organização caches separadas são usadas na maioria dos processadores, no nível L1 caches unificadas nos níveis L2 e L3

49 Caches de dados e instruções memória principal cache instr. instruções cache dados dados unidade de fetch de instr. pipeline de instruções unidade de acesso à memória processador

50 Problemas com caches separadas código auto-modificável instruções e dados colocados em posições próximas de memória duas cópias da mesma linha estarão nas duas caches necessidade de controle adicional

51 7. Medindo desempenho desempenho da cache depende... da organização (mapeamento) do tamanho da cache e das linhas do algoritmo de substituição dos mecanismos de escrita e de fetch dos programas sendo executados métodos de obtenção de estimativas de desempenho simulação trace-driven medida direta modelagem matemática

52 Medindo desempenho simulação trace-driven programas típicos são executados facilidade de trace do processador é usada para interromper após cada instrução e registrar endereços de memória gerados pela instrução registro é utilizado numa simulação exige-se simulação de grande nº de instruções ( > 1 M ) medida direta hardware de monitoração permite coleta das referências à memória registro é então utilizado na simulação vantagem: todas as referências são coletadas, mesmo aquelas executadas por trechos protegidos de código

Organização e Arquitetura de Computadores. Ivan Saraiva Silva

Organização e Arquitetura de Computadores. Ivan Saraiva Silva Organização e Arquitetura de Computadores Hierarquia de Memória Ivan Saraiva Silva Hierarquia de Memória A Organização de Memória em um computador é feita de forma hierárquica Registradores, Cache Memória

Leia mais

Microprocessadores. Memórias

Microprocessadores. Memórias s António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal pinheiro@ubi.pt Arquitectura de Microcomputador Modelo de Von Neumann Barramento de Endereços µprocessador Entrada/Saída Barramento

Leia mais

Hardware: Componentes Básicos. Sistema de Computador Pessoal. Anatomia de um Teclado. Estrutura do Computador. Arquitetura e Organização

Hardware: Componentes Básicos. Sistema de Computador Pessoal. Anatomia de um Teclado. Estrutura do Computador. Arquitetura e Organização Hardware: Componentes Básicos Arquitetura dos Computadores Dispositivos de Entrada Processamento Dispositivos de Saída Armazenamento Marco Antonio Montebello Júnior marco.antonio@aes.edu.br Sistema de

Leia mais

Memórias Cache. Memória

Memórias Cache. Memória Memórias Cache Memória Organização da cache de memória Funcionamento: CPU regs controlo da cache memória cache Memória central CPU referencia memória Se está em cache acede à cache Senão acede à memória

Leia mais

Introdução à Informática. Alexandre Meslin

Introdução à Informática. Alexandre Meslin Introdução à Informática Alexandre Meslin (meslin@nce.ufrj.br) Organização da Memória Conceito de hierarquia de memória Memória principal e memórias secundárias Projeto lógico da memória principal Memórias

Leia mais

SISTEMAS OPERACIONAIS. 3ª. Lista de Exercícios

SISTEMAS OPERACIONAIS. 3ª. Lista de Exercícios SISTEMAS OPERACIONAIS INF09344 - Sistemas Operacionais / INF02780 - Sistemas Operacionais / INF02828 - Sistemas de Programação II Prof a. Roberta Lima Gomes (soufes@gmail.com) 3ª. Lista de Exercícios Data

Leia mais

Os textos nestas caixas foram adicionados pelo Prof. Joubert

Os textos nestas caixas foram adicionados pelo Prof. Joubert William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 4 Memória cache Os textos nestas caixas foram adicionados pelo Prof. Joubert slide 1 Características Localização. Capacidade.

Leia mais

Visão geral do sistema de memória de computadores

Visão geral do sistema de memória de computadores Visão geral do sistema de memória de computadores 1 Capacidade da memória Humana Pesquisas concluem que o armazenamento de informações na memória humana se dá a uma taxa de aproximadamente 2 bits por segundo

Leia mais

Infraestrutura de Hardware. Memória Virtual

Infraestrutura de Hardware. Memória Virtual Infraestrutura de Hardware Memória Virtual Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e executado pelo HW? Qual é a interface

Leia mais

Sistemas Operacionais. Rodrigo Rubira Branco rodrigo@kernelhacking.com rodrigo@fgp.com.br. www.fgp.com.br

Sistemas Operacionais. Rodrigo Rubira Branco rodrigo@kernelhacking.com rodrigo@fgp.com.br. www.fgp.com.br Sistemas Operacionais Rodrigo Rubira Branco rodrigo@kernelhacking.com rodrigo@fgp.com.br Tipos de Sistemas Operacionais De Sistemas Embarcados (PalmOS,WinCE,WinXPEmbbeded,Linux) Hardware simples, especifico

Leia mais

Capítulo Sistemas de Memória Memória Virtual. Ch7b 1

Capítulo Sistemas de Memória Memória Virtual. Ch7b 1 Capítulo Sistemas de Memória Memória Virtual Ch7b Memória Virtual Memória principal funciona como uma cache para o armazenamento secundário (disco) Virtual addresses Physical addresses Address translation

Leia mais

Arquitectura de Computadores II

Arquitectura de Computadores II O Fosso de Performance Arquitectura de Computadores II 5. Hierarquia de Memória 5.1. Cache 2004/2005 Paulo Marques Departamento de Eng. Informática Universidade de Coimbra pmarques@dei.uc.pt 2 Hierarquia

Leia mais

TECNÓLOGO EM ANÁLISE E DESENVOLVIMENTO DE SISTEMAS PROGRAMAÇÃO DE COMPUTADORES I

TECNÓLOGO EM ANÁLISE E DESENVOLVIMENTO DE SISTEMAS PROGRAMAÇÃO DE COMPUTADORES I TECNÓLOGO EM ANÁLISE E DESENVOLVIMENTO DE SISTEMAS PROGRAMAÇÃO DE COMPUTADORES I Aula 02: Organização e Arquitetura de Computadores / Lógica Digital (Parte I) O conteúdo deste documento tem por objetivo

Leia mais

Sistemas Processadores e Periféricos Aula 9 - Revisão

Sistemas Processadores e Periféricos Aula 9 - Revisão Sistemas Processadores e Periféricos Aula 9 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão

Leia mais

Memória cache. Prof. Francisco Adelton

Memória cache. Prof. Francisco Adelton Memória cache Prof. Francisco Adelton Memória Cache Seu uso visa obter uma velocidade de acesso à memória próxima da velocidade das memórias mais rápidas e, ao mesmo tempo, disponibilizar no sistema uma

Leia mais

Arquitetura de Computadores. Arquitetura de Computadores 1

Arquitetura de Computadores. Arquitetura de Computadores 1 Computadores Computadores 1 Introdução Componentes: Processador; UC; Registradores; ALU s, FPU s, etc. Memória (Sistema de armazenamento de informações; Dispositivo de entrada e saída. Computadores 2 Introdução

Leia mais

Organização de Computadores 1

Organização de Computadores 1 Organização de Computadores 1 3.1 CPU: Unidade de Processamento Central Prof. Luiz Gustavo A. Martins Arquitetura de von Newmann Unidade de Processamento Central (CPU): Memória Principal Unidade de Processamento

Leia mais

Gerência de Memória. Algoritmos de Substituição de Páginas

Gerência de Memória. Algoritmos de Substituição de Páginas Gerência de Memória Algoritmos de Substituição de Páginas Introdução Quando ocorre um Page Fault, o S.O. deve escolher que página remover para abrir espaço em memória. Se a página foi alterada (bit Modified

Leia mais

Memória. Memória Secundária

Memória. Memória Secundária Memória Memória Secundária Revisão - Memória Cache Memória rápida, porem cara e de menor capacidade Contudo, associada à memória principal, (barata e de grande capacidade), resulta num sistema: razoavelmente

Leia mais

Sequência 18 Memória Cache

Sequência 18 Memória Cache Organização e Arquitetura de Computadores Sequência 18 Memória Cache Understand the CPU-to-memory gap Understand issues and opportunities to fill the CPU-to-memory gap Understand the memory to storage

Leia mais

Resumo. l Hierarquia de Armazenamento l Discos Magnéticos l Mapeamento de Endereços l Tempos de Acesso l Exemplos l Referências

Resumo. l Hierarquia de Armazenamento l Discos Magnéticos l Mapeamento de Endereços l Tempos de Acesso l Exemplos l Referências Bancos de Dados I 2013/02 Conceitos de Memória Secundária Prof. Altigran Soares da Silva Resumo l Hierarquia de l Discos Magnéticos l Mapeamento de Endereços l Tempos de Acesso l Exemplos l Referências

Leia mais

Lista de Exercícios 1

Lista de Exercícios 1 Conceitos envolvidos: a) Memória de Dados (interna e externa) b) Memória de Programa (interna e externa) c) Operações aritméticas e lógicas d) Portas e) Endereçamento a Bit f) Contadores e Temporizadores

Leia mais

Processamento de Dados aplicado à Geociências. AULA 1: Introdução à Arquitetura de Computadores

Processamento de Dados aplicado à Geociências. AULA 1: Introdução à Arquitetura de Computadores 1 Processamento de Dados aplicado à Geociências AULA 1: Introdução à Arquitetura de Computadores UNIVERSIDADE FEDERAL DE PELOTAS CENTRO DE DESENVOLVIMENTO TECNOLÓGICO CURSO SUPERIOR DE TECNOLOGIA EM GEOPROCESSAMENTO

Leia mais

O Processador: Via de Dados e Controle

O Processador: Via de Dados e Controle O Processador: Via de Dados e Controle Ch5A Via de Dados e Controle Implementação da arquitetura MIPS Visão simplificada de uma arquitetura monociclo Instruções de memória: lw, sw Instruções lógicas aritméticas:

Leia mais

Sistemas Operacionais. Sincronização: Semáforos Problema dos Leitores/Escritores

Sistemas Operacionais. Sincronização: Semáforos Problema dos Leitores/Escritores Sistemas Operacionais Sincronização: Semáforos Problema dos Leitores/Escritores Autoria Autores Eduardo André Mallmann 0905/96-9 João Paulo Reginatto 1530/96-0 Local Instituto de Informática UFRGS disciplina:

Leia mais

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal Organização Operações de leitura e escrita Capacidade http://www.ic.uff.br/~debora/fac! 1 2 Componente de um sistema

Leia mais

Diminui o gargalo existente entre processador e memória principal; 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP;

Diminui o gargalo existente entre processador e memória principal; 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP; Diminui o gargalo existente entre processador e memória principal; Diferença de velocidade 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP; Tecnologia semelhante à da CPU e,

Leia mais

Memórias cache. Tópicos. João Canas Ferreira 2007-11-15. Tópicos de Arquitectura de Computadores. 1 Aspectos elementares

Memórias cache. Tópicos. João Canas Ferreira 2007-11-15. Tópicos de Arquitectura de Computadores. 1 Aspectos elementares Memórias cache João Canas Ferreira 2007-11-15 Tópicos de Arquitectura de Computadores Assuntos Tópicos 1 Aspectos elementares 2 Alternativas de implementação e desempenho 3 Melhoramento do desempenho de

Leia mais

Unidade 1: O Computador

Unidade 1: O Computador Unidade : O Computador.3 Arquitetura básica de um computador O computador é uma máquina que processa informações. É formado por um conjunto de componentes físicos (dispositivos mecânicos, magnéticos, elétricos

Leia mais

Aula 02: Tendências Tecnológicas e Custos

Aula 02: Tendências Tecnológicas e Custos Aula 02: Tendências Tecnológicas e Custos Cadeia Alimentar Figura Original Regra: Peixes maiores comem peixes menores Tubarões e Comidas O que é um tubarão? sistema de computação PC Mainframe comer: seguindo

Leia mais

Sistemas Computacionais e Hardware. Disciplina: Informática Prof. Higor Morais

Sistemas Computacionais e Hardware. Disciplina: Informática Prof. Higor Morais Sistemas Computacionais e Hardware Disciplina: Informática Prof. Higor Morais 1 Agenda Sistema Computacional O Computador e seus componentes Hardware 2 Unidade de entrada Unidade de saída Unidade de Processamento

Leia mais

O Hardware Dentro da Unidade do Sistema

O Hardware Dentro da Unidade do Sistema Memória RAM Random Access Memory Memória de Acesso Aleatório Armazena: programas em execução dados dos programas em execução alguns programas do sistema operacional O objetivo é tornar mais rápido o acesso

Leia mais

Hierarquia de Memória

Hierarquia de Memória Hierarquia de Memória Luís Nogueira luis@dei.isep.ipp.pt Departamento Engenharia Informática Instituto Superior de Engenharia do Porto Hierarquia de Memória p. Introdução Problema Velocidade do CPU muito

Leia mais

armazenamento (escrita ou gravação (write)) recuperação (leitura (read))

armazenamento (escrita ou gravação (write)) recuperação (leitura (read)) Memória Em um sistema de computação temos a UCP se comunicando com a memória e os dispositivos de E/S. Podemos fazer um paralelo do acesso à memória com um carteiro entregando cartas ou um acesso à biblioteca.

Leia mais

SISTEMAS DISTRIBUÍDOS

SISTEMAS DISTRIBUÍDOS SISTEMAS DISTRIBUÍDOS Introdução Slide 1 Nielsen C. Damasceno Introdução Tanenbaum (2007) definiu que um sistema distribuído é aquele que se apresenta aos seus usuários como um sistema centralizado, mas

Leia mais

10. CPU (Central Processor Unit)... 10 2 10.1 Conjunto das instruções... 10 2 10.2 Estrutura interna... 10 4 10.3 Formato das instruções...

10. CPU (Central Processor Unit)... 10 2 10.1 Conjunto das instruções... 10 2 10.2 Estrutura interna... 10 4 10.3 Formato das instruções... 10. CPU (Central Processor Unit)... 10 2 10.1 Conjunto das instruções... 10 2 10.2 Estrutura interna... 10 4 10.3 Formato das instruções... 10 4 10. CPU (CENTRAL PROCESSOR UNIT) Como vimos no capítulo

Leia mais

Avaliando e Compreendendo o Desempenho. Capítulo 4

Avaliando e Compreendendo o Desempenho. Capítulo 4 Avaliando e Compreendendo o Desempenho Capítulo 4 Desempenho Mensurar, analisar e informar Fazer escolhas inteligentes Por que um hardware é melhor que outro para programas diferentes? Que fatores do desempenho

Leia mais

Controlador de DMA. Gustavo G. Parma

Controlador de DMA. Gustavo G. Parma Controlador de DMA Gustavo G. Parma Controlador de DMA Transferência de um dado de um dispositivo I/O para a memória Iniciada pela CPU Transferência efetuada e terminada pelo controlador de DMA CPU pode

Leia mais

Subsistema de Memória. Aleardo Manacero Jr.

Subsistema de Memória. Aleardo Manacero Jr. Subsistema de Memória Aleardo Manacero Jr. Introdução Na aula de hoje examinaremos o subsistema de memória Veremos que sua importância para um sistema computacional vem do grande impacto que tem sobre

Leia mais

ANHANGUERA EDUCACIONAL. Capítulo 2. Conceitos de Hardware e Software

ANHANGUERA EDUCACIONAL. Capítulo 2. Conceitos de Hardware e Software ANHANGUERA EDUCACIONAL Capítulo 2 Conceitos de Hardware e Software Hardware Um sistema computacional é um conjunto de de circuitos eletronicos. Unidade funcionais: processador, memória principal, dispositivo

Leia mais

Roteiro... Sistemas Distribuídos Aula 4. Troca de mensagens. Comunicação entre processos. Conceitos de SD, vantagens e desvantagens

Roteiro... Sistemas Distribuídos Aula 4. Troca de mensagens. Comunicação entre processos. Conceitos de SD, vantagens e desvantagens Roteiro... Conceitos de SD, vantagens e desvantagens Infra-estrutura de um SD Considerações de projeto Sistemas Distribuídos Aula 4 Karine de Pinho Peralta Modelos de Comunicação - comunicação entre processos

Leia mais

Arquitetura de Computadores

Arquitetura de Computadores Arquitetura de Computadores Aula 03 Prof. Dr. Saulo Amui 1/16 2/16 Memórias Memória A memória é a capacidade de adquirir (aquisição), armazenar (consolidação) e recuperar (evocar) informações disponíveis,

Leia mais

Engenharia de Software II

Engenharia de Software II Engenharia de Software II Aula 26 http://www.ic.uff.br/~bianca/engsoft2/ Aula 26-21/07/2006 1 Ementa Processos de desenvolvimento de software Estratégias e técnicas de teste de software Métricas para software

Leia mais

ARQUITETURA DE COMPUTADORES II

ARQUITETURA DE COMPUTADORES II ARQUITETURA DE COMPUTADORES II UNIDADE 2: GERÊNCIA DE MEMÓRIA Conteúdo: INTRODUÇÃO 2 Exemplo da Biblioteca 2 2 HIERARQUIA DE MEMÓRIA 4 3 GERÊNCIA DE MEMÓRIAS CACHE 6 3 Mapeamento de endereços em memória

Leia mais

Banco de Dados I. Prof. Edson Thizon ethizon@bol.com.br

Banco de Dados I. Prof. Edson Thizon ethizon@bol.com.br Banco de Dados I Prof. Edson Thizon ethizon@bol.com.br Conceitos Dados Fatos conhecidos que podem ser registrados e que possuem significado implícito Banco de dados (BD) Conjunto de dados interrelacionados

Leia mais

ARQUITETURA DE COMPUTADORES. Professor: Clayton Rodrigues da Siva

ARQUITETURA DE COMPUTADORES. Professor: Clayton Rodrigues da Siva ARQUITETURA DE COMPUTADORES Professor: Clayton Rodrigues da Siva OBJETIVO DA AULA Objetivo: Conhecer a estrutura da arquitetura da Máquina de Von Neumann. Saber quais as funcionalidades de cada componente

Leia mais

Prof. Daniela Barreiro Claro

Prof. Daniela Barreiro Claro O volume de dados está crescendo sem parar Gigabytes, Petabytes, etc. Dificuldade na descoberta do conhecimento Dados disponíveis x Análise dos Dados Dados disponíveis Analisar e compreender os dados 2

Leia mais

Códigos de bloco. Instituto Federal de Santa Catarina Curso superior de tecnologia em sistemas de telecomunicação Comunicações móveis 2

Códigos de bloco. Instituto Federal de Santa Catarina Curso superior de tecnologia em sistemas de telecomunicação Comunicações móveis 2 Instituto Federal de Santa Catarina Curso superior de tecnologia em sistemas de telecomunicação Comunicações móveis 2 Códigos de bloco Prof. Diego da Silva de Medeiros São José, maio de 2012 Codificação

Leia mais

Memória Cache. Prof. Leonardo Barreto Campos 1

Memória Cache. Prof. Leonardo Barreto Campos 1 Memória Cache Prof. Leonardo Barreto Campos 1 Sumário Introdução; Projeto de Memórias Cache; Tamanho; Função de Mapeamento; Política de Escrita; Tamanho da Linha; Número de Memórias Cache; Bibliografia.

Leia mais

PESQUISA OPERACIONAL -PROGRAMAÇÃO LINEAR. Prof. Angelo Augusto Frozza, M.Sc.

PESQUISA OPERACIONAL -PROGRAMAÇÃO LINEAR. Prof. Angelo Augusto Frozza, M.Sc. PESQUISA OPERACIONAL -PROGRAMAÇÃO LINEAR Prof. Angelo Augusto Frozza, M.Sc. ROTEIRO Esta aula tem por base o Capítulo 2 do livro de Taha (2008): Introdução O modelo de PL de duas variáveis Propriedades

Leia mais

Informática I. Aula 19. http://www.ic.uff.br/~bianca/informatica1/ Aula 19-20/06/06 1

Informática I. Aula 19. http://www.ic.uff.br/~bianca/informatica1/ Aula 19-20/06/06 1 Informática I Aula 19 http://www.ic.uff.br/~bianca/informatica1/ Aula 19-20/06/06 1 Ementa Histórico dos Computadores Noções de Hardware e Software Microprocessadores Sistemas Numéricos e Representação

Leia mais

Aula 03. Processadores. Prof. Ricardo Palma

Aula 03. Processadores. Prof. Ricardo Palma Aula 03 Processadores Prof. Ricardo Palma Definição O processador é a parte mais fundamental para o funcionamento de um computador. Processadores são circuitos digitais que realizam operações como: cópia

Leia mais

Aula 02 - Conceitos de Hardware e Software. Por Sediane Carmem Lunardi Hernandes

Aula 02 - Conceitos de Hardware e Software. Por Sediane Carmem Lunardi Hernandes Aula 02 - Conceitos de Hardware e Software Por Sediane Carmem Lunardi Hernandes 1 1. Hardware Unidades funcionais Processador / UCP Unidade Lógica e Aritmética Unidade de Controle Registradores Memória

Leia mais

Sistemas Operacionais. Revisando alguns Conceitos de Hardware

Sistemas Operacionais. Revisando alguns Conceitos de Hardware Sistemas Operacionais Revisando alguns Conceitos de Hardware Sumário Hardware Processador Memória principal Cache Memória secundária Dispositivos de E/S e barramento Pipelining Arquiteturas RISC e CISC

Leia mais

Oganização e Arquitetura de Computadores

Oganização e Arquitetura de Computadores Oganização e Arquitetura de Computadores Capítulo 14 e 15 Unidade de Controle Parte I Operação da Unidade de Controle 1 Micro-Operações Um computador executa um programa Ciclo: Busca/Executa Cada ciclo

Leia mais

Sistemas Operacionais. Prof. M.Sc. Sérgio Teixeira. Aula 03 Conceitos de Hardware e Software parte 01. Cursos de Computação

Sistemas Operacionais. Prof. M.Sc. Sérgio Teixeira. Aula 03 Conceitos de Hardware e Software parte 01. Cursos de Computação Cursos de Computação Sistemas Operacionais Prof. M.Sc. Sérgio Teixeira Aula 03 Conceitos de Hardware e Software parte 01 Referência: MACHADO, F.B. ; MAIA, L.P. Arquitetura de Sistemas Operacionais. 4.ed.

Leia mais

Organização e Arquitetura de Computadores

Organização e Arquitetura de Computadores Organização e Arquitetura de Computadores MemóriaVirtual Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno Gerência de memória convencional Divide um programa em unidades menores Partes

Leia mais

Gerência de Memória. Paginação

Gerência de Memória. Paginação Gerência de Memória Paginação Endereçamento Virtual (1) O programa usa endereços virtuais É necessário HW para traduzir cada endereço virtual em endereço físico MMU: Memory Management Unit Normalmente

Leia mais

Fundamentos de Arquitetura e Organização de Computadores

Fundamentos de Arquitetura e Organização de Computadores Fundamentos de Arquitetura e Organização de Computadores Dois conceitos fundamentais no estudo dos sistemas de computação são o de Arquitetura e Organização de computadores. O termo arquitetura refere-se

Leia mais

William Stallings Arquitetura e Organização de Computadores 8 a Edição. retrospectiva. 2010 Pearson Prentice Hall. Todos os direitos reservados.

William Stallings Arquitetura e Organização de Computadores 8 a Edição. retrospectiva. 2010 Pearson Prentice Hall. Todos os direitos reservados. William Stallings Arquitetura e Organização de Computadores 8 a Edição retrospectiva slide 1 Organização e arquitetura Arquitetura são os atributos visíveis ao programador. Conjunto de instruções, número

Leia mais

Arquitetura e Organização de Computadores

Arquitetura e Organização de Computadores UNIVERSIDADE FEDERAL RURAL DO DO SEMI-ÁRIDO DEPARTAMENTO DEPARTAMENTO DE DE CIÊNCIAS CIÊNCIAS EXATAS EXATAS E E NATURAIS NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura

Leia mais

Arquitetura de referência de Streaming sob demanda para desktop (ODDS) DELL

Arquitetura de referência de Streaming sob demanda para desktop (ODDS) DELL Arquitetura de referência de Streaming sob demanda para desktop (ODDS) DELL Um informativo técnico da Dell Dell Mohammed Khan Kailas Jawadekar ESTE INFORMATIVO É APENAS PARA FINS INFORMATIVOS E PODE CONTER

Leia mais

Aula 11: Desvios e Laços

Aula 11: Desvios e Laços Aula 11: Desvios e Laços Nesta aula explicaremos alguns comandos que podem alterar o fluxo dos seus programas em JavaScript. Você aprenderá a estrutura dos comandos de desvios e laços. Entenderá como funcionam

Leia mais

Aula 10: Escalonamento da CPU

Aula 10: Escalonamento da CPU Aula 10: Escalonamento da CPU O escalonamento da CPU é a base dos sistemas operacionais multiprogramados. A partir da redistribuição da CPU entre processos, o sistema operacional pode tornar o computador

Leia mais

Instituto de Pesquisas Energéticas e Nucleares, IPEN CNEN/SP. Biblioteca Terezine Arantes Ferraz

Instituto de Pesquisas Energéticas e Nucleares, IPEN CNEN/SP. Biblioteca Terezine Arantes Ferraz Instituto de Pesquisas Energéticas e Nucleares, IPEN CNEN/SP Biblioteca Terezine Arantes Ferraz BIBLIOTECA TEREZINE ARANTES FERRAZ Tutorial de utilização do gerenciador de referencias bibliográficas EndNote

Leia mais

Estrutura de um Computador

Estrutura de um Computador SEL-0415 Introdução à Organização de Computadores Estrutura de um Computador Aula 7 Prof. Dr. Marcelo Andrade da Costa Vieira MODELO DE VON NEUMANN PRINCÍPIOS A arquitetura de um computador consiste de

Leia mais

BIOS - Códigos de erro

BIOS - Códigos de erro Durante o boot, o BIOS realiza uma série de testes, visando detectar com exatidão os componentes de hardware instalados no micro. Este teste é chamado de POST, acrônimo de "Power-On Self Test". Os dados

Leia mais

Sistemas Distribuídos

Sistemas Distribuídos Comunicação em Grupo Referência Sistemas operacionais modernos Andrew S. TANENBAUM Prentice-Hall, 1995 Seção 10.4 pág. 304-311 2 Comunicação em Grupo Suponha que se deseja um serviço de arquivos único

Leia mais

MATA49 Programação de Software Básico

MATA49 Programação de Software Básico MATA49 Programação de Software Básico Leandro Andrade leandrojsadcc.ufba.br PROF. LEANDRO ANDRADE 1 Arquitetura dos processadores Intel PROF. LEANDRO ANDRADE 2 Um pouco de história... Como sabemos

Leia mais

Arquitetura de Computadores Celso Alberto Saibel Santos

Arquitetura de Computadores Celso Alberto Saibel Santos Arquitetura de Computadores Celso Alberto Saibel Santos Professor do Depto. Informática UFES - Universidade Federal do Espírito Santo 1 O que é a Arquitetura de um Computador? Arquitetura de Computadores

Leia mais

Flávia Rodrigues. Silves, 26 de Abril de 2010

Flávia Rodrigues. Silves, 26 de Abril de 2010 Flávia Rodrigues STC5 _ Redes de Informação e Comunicação Silves, 26 de Abril de 2010 Vantagens e Desvantagens da Tecnologia Acessibilidade, quer a nível pessoal quer a nível profissional; Pode-se processar

Leia mais

Notas de Aula Guilherme Sipahi Arquitetura de Computadores. Arquitetura de von Neumann

Notas de Aula Guilherme Sipahi Arquitetura de Computadores. Arquitetura de von Neumann Notas de Aula Guilherme Sipahi Arquitetura de Computadores Burks, Goldstine e von Neumann (1946): Arquitetura de von Neumann Concluído em 1952 - IAS (Institute for Advanced Studies) Computer Na proposta

Leia mais

Estudo sobre a dependência espacial da dengue em Salvador no ano de 2002: Uma aplicação do Índice de Moran

Estudo sobre a dependência espacial da dengue em Salvador no ano de 2002: Uma aplicação do Índice de Moran Estudo sobre a dependência espacial da dengue em Salvador no ano de 2002: Uma aplicação do Índice de Moran Camila Gomes de Souza Andrade 1 Denise Nunes Viola 2 Alexandro Teles de Oliveira 2 Florisneide

Leia mais

O que é um banco de dados? Banco de Dados. Banco de dados

O que é um banco de dados? Banco de Dados. Banco de dados COLÉGIO EST. JOÃO MANOEL MONDRONE - ENS. FUNDAMENTAL, MÉDIO, PROFISSIONAL E NORMAL Rua Mato Grosso n.2233 - Fone/Fax (045) 3264-1749-3264-1507 Banco de Dados O que é um banco de dados? Um conjunto de informações

Leia mais

Fundamentos de Programação. Diagrama de blocos

Fundamentos de Programação. Diagrama de blocos Fundamentos de Programação Diagrama de blocos Prof. M.Sc.: João Paulo Q. dos Santos E-mail: joao.queiroz@ifrn.edu.br Página: http://docente.ifrn.edu.br/joaoqueiroz/ O processo de desenvolvimento (programação),

Leia mais

HARDWARE INFORMÁTICA. Prof.: MARCIO HOLLWEG mhollweg@terra.com.br

HARDWARE INFORMÁTICA. Prof.: MARCIO HOLLWEG mhollweg@terra.com.br INFORMÁTICA Prof.: MARCIO HOLLWEG mhollweg@terra.com.br HARDWARE O COMPUTADOR, INDEPENDENTE DO TIPO: PARA QUE ISTO POSSA OCORRER TEMOS QUE ALIMENTÁLO COM DADOS E AGUARDAR O RETORNO DESTE PROCESSAMENTO.

Leia mais

Deadlocks. Sistemas Operacionais - Professor Machado

Deadlocks. Sistemas Operacionais - Professor Machado Deadlocks Sistemas Operacionais - Professor Machado 1 Deadlock - Definição Um conjunto de processos está em situação de deadlock se todo processo pertencente ao conjunto estiver esperando por um evento

Leia mais

Dynamic Voltage Scaling in Multitier Web Servers with End-to-End Delay Control

Dynamic Voltage Scaling in Multitier Web Servers with End-to-End Delay Control Dynamic Voltage Scaling in Multitier Web Servers with End-to-End Delay Control Tibor Horvath and Tarek Abdelzaher and Kevin Skadron and Xue Liu Universidade Federal Fluminense Diego Passos Apresentação

Leia mais

Informática Aplicada à Química. Hardware - armazenamento

Informática Aplicada à Química. Hardware - armazenamento Informática Aplicada à Química Hardware - armazenamento Armazenamento de Dados e a CPU Dois tipos de armazenamento: Armazenamento primário (memória): Armazena dados temporariamente. A CPU referencia-o

Leia mais

Gestão de Memória. DCC/FCUP Fernando Silva Sistemas de Operação 1

Gestão de Memória. DCC/FCUP Fernando Silva Sistemas de Operação 1 Gestão de Memória Como organizar a memória de forma a saber-se qual o espaço livre para carregar novos processos e qual o espaço ocupado por processos já em memória? Como associar endereços de variáveis

Leia mais

Disciplina: Introdução à Engenharia da Computação

Disciplina: Introdução à Engenharia da Computação Colegiado de Engenharia de Computação Disciplina: Introdução à Engenharia da Computação Aulas 10 (semestre 2011.2) Prof. Rosalvo Ferreira de Oliveira Neto, M.Sc. rosalvo.oliveira@univasf.edu.br 2 Hardware

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Organização e Arquitetura de Computadores I Evolução e Desempenho dos Computadores Slide 1 Conceitos Arquitetura do Computador Refere-se aos atributos que são visíveis para o programador. Ex: conjunto

Leia mais

Sistemas Operacionais

Sistemas Operacionais Sistemas Operacionais Sistemas de Entrada/Saída Princípios de Hardware Sistema de Entrada/Saída Visão Geral Princípios de Hardware Dispositivos de E/S Estrutura Típica do Barramento de um PC Interrupções

Leia mais

Curso de Formação de Oficiais Conhecimentos Específicos ENGENHARIA DE COMPUTAÇÃO CADERNO DE QUESTÕES

Curso de Formação de Oficiais Conhecimentos Específicos ENGENHARIA DE COMPUTAÇÃO CADERNO DE QUESTÕES Curso de Formação de Oficiais Conhecimentos Específicos ENGENHARIA DE COMPUTAÇÃO CADERNO DE QUESTÕES 2014 1 a QUESTÃO Valor: 1,00 a) (0,30) Defina gramáticas livre de contexto. b) (0,30) Crie uma gramática

Leia mais

Programação Orientada a Objetos SANTOS, Rafael

Programação Orientada a Objetos SANTOS, Rafael Programação Orientada a Objetos SANTOS, Rafael É parte do software, e deve atender os requisitos do usuário Controla o hardware, incluindo periféricos de entrada e saída Usa um conjunto de comandos e regras:

Leia mais

28/3/2011. Família Intel 80x86. Arquitetura dos Processadores Intel 80x86

28/3/2011. Família Intel 80x86. Arquitetura dos Processadores Intel 80x86 Arquitetura de Computadores Arquitetura dos Processadores Intel 80x86 Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO Família Intel 80x86 Ao se falar

Leia mais

Análise de Requisitos

Análise de Requisitos Análise de Requisitos Análise de Requisitos O tratamento da informação é um requisito que fundamenta o processo de desenvolvimento de software antes da solução de tecnologia a ser aplicada. Cada projeto

Leia mais

Microcontroladores. Prof. Nivaldo T. Schiefler Jr. M.Eng Homepage: www.joinville.ifsc.edu.br/~nivaldo Email: nivaldo@ifsc.edu.br

Microcontroladores. Prof. Nivaldo T. Schiefler Jr. M.Eng Homepage: www.joinville.ifsc.edu.br/~nivaldo Email: nivaldo@ifsc.edu.br Prof. Nivaldo T. Schiefler Jr. M.Eng Homepage: www.joinville.ifsc.edu.br/~nivaldo Email: nivaldo@ifsc.edu.br Conceito final será constituído de duas avaliações: 1ª Conceito avaliação teórica 2ª Conceito

Leia mais

Tecnologias de Construção de Memórias e Memórias RAM, entrelaçada e Virtual

Tecnologias de Construção de Memórias e Memórias RAM, entrelaçada e Virtual Tecnologias de Construção de Memórias e Memórias RAM, entrelaçada e Virtual Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Tempos de Acesso

Leia mais

O Funcionamento do Processador

O Funcionamento do Processador O Funcionamento do Processador Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Os cinco componentes clássicos de um Computador - Controle O

Leia mais

Técnicas de Contagem I II III IV V VI

Técnicas de Contagem I II III IV V VI Técnicas de Contagem Exemplo Para a Copa do Mundo 24 países são divididos em seis grupos, com 4 países cada um. Supondo que a escolha do grupo de cada país é feita ao acaso, calcular a probabilidade de

Leia mais

LIBERAÇÃO DE ATUALIZAÇÃO CORDILHEIRA

LIBERAÇÃO DE ATUALIZAÇÃO CORDILHEIRA LIBERAÇÃO DE ATUALIZAÇÃO CORDILHEIRA (Orientamos aos clientes que utilizam banco de dados SQL, para efetuarem a atualização preferencialmente após o encerramento das atividades do dia, acessando o sistema

Leia mais

COMO SELECIONAR O RAID ADEQUADO PARA UMA SAN EQUALLOGIC

COMO SELECIONAR O RAID ADEQUADO PARA UMA SAN EQUALLOGIC INFORME OFICIAL COMO SELECIONAR O RAID ADEQUADO PARA UMA SAN EQUALLOGIC Uma das decisões mais importantes a ser tomada ao implantar uma nova solução para armazenamento de dados é que tipo de RAID utilizar.

Leia mais

LISTA DE EXERCÍCIOS - Nro. 01

LISTA DE EXERCÍCIOS - Nro. 01 Professor responsável: Fernando Santos Osório Semestre: 2010/2 Horário: Quarta 21h00 [Arquiteturas Clássicas] USP ICMC SSC SSC0510 - Arquitetura de Computadores E-mail: fosorio icmc.usp.br fosorio gmail.com

Leia mais

Sérgio Luisir Díscola Junior

Sérgio Luisir Díscola Junior Capítulo-3: Estoque Livro: The Data Warehouse Toolkit - Guia completo para modelagem dimensional Autor: Ralph Kimball / Margy Ross Sérgio Luisir Díscola Junior Introdução Cadeia de valores Modelo de DW

Leia mais

Organização e Arquitetura de Computadores

Organização e Arquitetura de Computadores Organização e Arquitetura de Computadores Memória Cache: Mapeamento Direto Alexandre Amory Edson Moreno Na Aula Anterior Vimos que existem memórias De rápido acesso mas pouca capacidade de armazenamento.

Leia mais

Antes de deixarmos o hardware (1) Nível da Arquitetura do Conjunto das Instruções

Antes de deixarmos o hardware (1) Nível da Arquitetura do Conjunto das Instruções Antes de deixarmos o hardware (1) Nível da Arquitetura do Conjunto das Instruções (Aula 11) Visão Geral do Nível ISA 8 Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação I Eng. Elétrica 2007/2 Agradecimentos:

Leia mais

Experiência 04: Comandos para testes e identificação do computador na rede.

Experiência 04: Comandos para testes e identificação do computador na rede. ( ) Prova ( ) Prova Semestral ( ) Exercícios ( ) Prova Modular ( ) Segunda Chamada ( ) Exame Final ( ) Prática de Laboratório ( ) Aproveitamento Extraordinário de Estudos Nota: Disciplina: Turma: Aluno

Leia mais