Arquitetura de Computadores Celso Alberto Saibel Santos

Tamanho: px
Começar a partir da página:

Download "Arquitetura de Computadores Celso Alberto Saibel Santos"

Transcrição

1 Arquitetura de Computadores Celso Alberto Saibel Santos Professor do Depto. Informática UFES - Universidade Federal do Espírito Santo 1

2 O que é a Arquitetura de um Computador? Arquitetura de Computadores = Conjunto de Instruções (ISA - Instruction Set Architecture) + Organização da Máquina 2

3 Arquitetura Básica dos Computadores Atuais CPU: ALU (datapath) + control Cache interrupts main bus Main Memory I/O Controller I/O Controller I/O Controller Graphics display Keyboard 3

4 Implementação um pipeline Busca Instrução Decodifica instrução Executa Operação Acessa Memória Escreve resultado Ordem de execução clock tempo 4

5 Problemas a vista: conflitos do pipeline Conflitos estruturais: com uma memória única para dados e instruções, existe um conflito entre o ciclo de busca de instrução e escrita em memória; a solução é usar duas memórias independentes (design) Conflitos de controle: obrigam a parada do pipeline Instruções de desvio Paradas geram bolhas no pipeline Ordem de execução add $4,$5,$6 beq $1,$2,40 lw $3,300($0) busca di ULA mem w reg busca di ULA mem w reg bolha bolha bolha bolha bolha busca di ULA mem w reg tempo 5

6 Outros conflitos Conflitos por dados: a próxima instrução utiliza um operando da instrução anterior que ainda não está pronto: add $s0, $t0, $t1 sub $t2, $s0, $t1 Ordem de execução add$s0,$t0,$t1 sub $t2,$s0,$t3 busca di ULA mem w reg busca di di ULA mem w reg tempo 6

7 Soluções clássicas para conflitos Reordenação do código (compilador): mudar a ordem de execução sem que o resultado da execução global seja alterado pode evitar as bolhas Incluir instruções do tipo NOP Adiantamento de instruções Pré-suposição da realização do desvio condicional (if) Predição dinâmica em loops e desvios baseado em dados armazenados (história) E em pipelines superescalares? Mais complexidade... 7

8 Próximo passo... Hierarquia de Memória: reduzindo o tempo de acesso aos dados 8

9 Os componentes clássicos de um computador Computer Processor Memory Devices Control Input Datapath Output O processador deve buscar cada dado e instrução na memória durante a execução de um programa: o tempo de acesso é fundamental para o desempenho! 9

10 Desafios para a memória... Desempenho da CPU aumenta 25-50% p.a. Desempenho das memórias, cerca de 7% p.a. Capacidade Lógica: 2x em 3 anos DRAM: 4x em 3 anos Velocidade 2x em 3 anos 1.4x em 10 anos Disco: 2x em 3 anos 1.4x em 10 anos Valores típicos em 2004: 10

11 Características das memórias DRAM 11

12 Tipos de Memória Baseada em Semicondutores

13 Reflexões Sobre Arquiteturas de Memórias A velocidade de memória aumenta muito menos rapidamente que a dos processadores (Lei de Moore) Para máquinas + rápidas, é necessário projetar um sistema de memória de forma a não desperdiçar os ganhos adquiridos com o processador Solução: hierarquia de memória e caches É desejável que o usuário acredite que ele tem um espaço de memória enorme, mesmo se a quantidade de memória é sabidamente limitada O SO precisa suprir o mesmo espaço de memória para vários usuários sem que haja conflito Solução: Memória Virtual 13

14 Melhorando o desempenho: Princípio da localidade Localidade Temporal Uma palavra de memória que acaba de ser referenciada, tende a ser novamente referenciada Localidade Espacial Itens cujos endereços estão próximos daqueles que acabam de ser referenciados tendem a ser referenciados também brevemente Conclusão: usar mecanismos que permitam armazenar temporariamente o material com que se trabalha Observar a estrutura dos programas: Programas acessam somente uma pequena porção de memória num curto espaço de tempo variáveis - temporal laços - temporal e espacial percurso de arrays - espacial 14

15 Idéia de hierarquia para a memória Dividir o espaço de memória em níveis com tamanhos, velocidades e custos diferentes por nível O princípio da localidade pode ser aplicado diretamente à hierarquia de memória: quanto mais rápida a memória, mais próxima ao processador Processador Velocidade Tam Custd: $/bit Exemplo + rápida menor + alto 128K SRAM Memória Nível 1 Memória Nível 2 Memória Nível 3 capacidade 1G DRAM + lenta maior + baixo 500 G Mag. Disk 15

16 Hierarquia de Memória atualmente Capacidade Tempo de Acesso Registradores CPU ~100 Bytes ~10 ns Cache K Bytes ns Memória Principal M Bytes 100ns-1us Disco G Bytes ms Tape infinito sec-min Registradores Operandos Inst. Cache Blocos Memória Páginas Disco Arquivos Tape,... Estágio Unidade prog./compil. 1-8 bytes contr. cache bytes SO K bytes user/operador Mbytes Nível + Alto + rápido Maior Nível + baixo Fonte: Slides Patterson 16

17 Funcionamento a hierarquia (1) Unidades de mapeamento entre níveis: blocos Se um bloco está no nível i, ele também estará presente no nível i+1 da hierarquia 17

18 Funcionamento a hierarquia (1) Pode conter diversos níveis: a gerência é feita entre apenas entre níveis adjacentes Se a informação solicitada pelo processador estiver presente no nível superior da hierarquia, ocorre um acerto (hit) Se a informação não puder ser encontrada nesse nível, ocorre uma falha (miss) e um nível mais baixo é acessado para que o bloco desejado seja recuperado A medida de desempenho da hierarquia é relacionada à taxa de acertos dos acessos: fração dos acessos à memória encontrados no nível superior Outra medida: taxa de falhas = 1 taxa de acertos 18

19 Funcionamento a hierarquia (2) Desempenho ~ tempo de acesso à memória 1. Tempo de acerto (t a ): tempo para acessar o nível superior da hierarquia (RAM) + tempo necessário para se determinar se o acesso é ou não um acerto 2. Penalidade por falta (t f ): tempo para substituir um dos blocos do nível superior pelo bloco do nível inferior com a informação desejada + tempo para enviar o dado ao processador t a << t f : tempo de acesso ao nível inferior é muito maior Hierarquia de memória tem influência direta na gerência de memória feita pelo SO, no código gerado pelo compilador e até mesmo no tipo de aplicação a ser executada na máquina. 19

20 Conceitos básicos sobre Memória Cache Cache: esconderijo! De maneira abrangente: qualquer memória gerenciada que tira proveito das propriedades de localidade Como fazer para guardar os dados e instruções recentemente usados numa cache: Como saber se um item de dado está ou não na cache? Se estiver, como achá-lo? Caches com mapeamento direto mapeiam cada endereço de memória numa locação específica da cache Várias locações de memória têm a mesma locação na cache Usa um mecanismo modulo N (N é potência de 2) Precisa de uma tag indicando o endereço atualmente armazenado Precisa de um bit de validade indicando se o dado está na cache 20

21 Cache com mapeamento direto simples Memória Cache diretamente mapeado Tamanho = Cache de 4 (2 2 ) palavras Endereços de memória mod 4 mapeiam locações de cache Muitos endereços de memória são mapeados p/ uma mesma locação Usa log 2 N bits de endereços para a indexaçao da cache 21

22 Acesso à cache: Rótulo (tag) e Índice (index) Considerando endereços de memória de 32-bits : Uma cache com mapeamento direto de 2 N bytes: Índice (index): Os N bits mais baixos dos endereços de memória Rótulo (tag): Os (32-N) bits mais altos dos endereços de memória 31 Endereços de Memória N 0 Cache Tag Ex: 0x50 Cache Index Ex: 0x03 Bit validade : Armazenados como parte do cache state 0x50 : 2 N Bytes Cache com Mapeamento Direto Byte 0 Byte 1 Byte 2 Byte 3 : Byte 2 N N- 1 Fonte: Slides do Patterson 22

23 Alguns comentários Cache com mapeamento direto precisa ser grande suficiente, por ex, para que as últimas instruções num laço de execução não se sobreponham sobre as anteriores (a cache com 4 blocos é apenas exemplo) Podem existir 2 caches o numa arquitetura: uma para instruções e outra para dados Em geral, não é mais eficiente que apenas uma cache para um tamanho fixo de cache Mas, o dobro de vazão pode ser compensar No start-up, a cache está vazia (ou inválida) e tem-se uma taxa de falhas elevada inicialmente A abordagem trata assim da localidade temporal, mas não da localidade espacial 23

24 Cache com 64KB (DECStation 3100) Endereços de Memória V Tag Data-32bits Index 14 Deslocamento 16k entradas Tag Valid EQ AND HIT Data 24

25 Sequência de acessos para leitura numa cache (1) (1) Estado inicial da cache, após inicialização da máquina 25

26 Sequência de acessos para leitura numa cache (2) (2) Referência ao endereço provoca uma falta 26

27 Sequência de acessos para leitura numa cache (3) (2.1) Tratamento da falta: buscar no nível inferior (ex. memória principal) o bloco com endereço

28 Sequência de acessos para leitura numa cache (4) (3) Referência ao endereço provoca uma falta 28

29 Sequência de acessos para leitura numa cache (5) (3.1) Tratamento da falta: buscar no nível inferior (ex. memória principal) o bloco com endereço

30 Sequência de acessos para leitura numa cache (6) (4) Referência ao endereço provoca uma falta 30

31 Sequência de acessos para leitura numa cache (7) (4.1)Tratamento da falta: buscar no nível inferior (ex. memória principal) o bloco com endereço

32 Sequência de acessos para leitura numa cache (8) (5) Referência ao endereço provoca uma falta 32

33 Sequência de acessos para leitura numa cache (9) (5.1) Tratamento da falta: buscar no nível inferior (ex. a memória principal) o bloco com endereço

34 Sequência de acessos para leitura (6) Referência ao endereço provoca uma falta 34

35 Sequência de acessos para leitura (9) (6.1) Tratamento da falta = buscar no nível inferior (ex. memória principal) o bloco com endereço 00011, escrevendo-o na posição 010 da cache 35

36 Localidade temporal A cache mostrada anteriormente apenas explora a localidade temporal Para tratar com a localidade espacial um bloco de mais de uma palavra é transferido para a cache no caso de uma falha (miss) No exemplo seguinte, a cache tem o mesmo tamanho (64KB), mas 4K entradas para blocos de 16 bytes cada: Os próximos devem gerar acertos ao invés de faltas Isso pode provocar um aumento significativo na taxa de acertos, mesmo com pequenos tamanhos de blocos 36

37 Cache com 64KB (DECStation 3100) Endereços de Memória Index V Tag Data-0 Data-4 Data-8 Data-12 Block offset 4k entries Tag Valid EQ AND HIT Select Data 37

38 Outro exemplo de cache 16KB 38

39 Resultados de desempenho das duas caches Programa Tam. Bloco TaxaI-miss Taxa D-miss Taxa Comb. miss gcc 1 6.1% 2.1% 5.4% 4 2.0% 1.7% 1.9% spice 1 1.2% 1.3% 1.2% 4 0.3% 0.6% 0.4% Fonte: Livro P&H p. 329 Tamanho da cache: 128KB (64KB Dados + 64KB Instruções) 39

40 Tamanho do Bloco de Cache Em geral, um tamanho maior leva a vantagem da localidade espacial dos dados, MAS: Maior tamanho de bloco significa maior penalidade de falhas (miss penalties) mais tempo para encher um bloco Se o tamanho do bloco é muito grande em relação ao tamanho da cache, a taxa de falhas irá aumentar T Médio de Acesso = t acerto x (1 taxa_acerto) + penalidade_falha x t falhas Taxa de Falhas Taxa de Acerto Explora a Localidade Espacial Poucos blocos: compromete a localidade temporal Tempo Médio de Acesso Aumenta Miss Penalty & Miss Rate Tam. Bloco Tam. Bloco Tam. Bloco Fonte: Patterson slides 40

41 Taxa de Falha x Tamanho de Bloco - SPEC92 Fig.7.8 p

42 Acessos para escrita Não são tão simples em se tratando de cache Deve-se assegurar que o dado foi escrito na memória Do contrário, memória e cache podem se tornar inconsistentes Solução mais simples: write-through Memória e cache escritas ao mesmo tempo Mas se for necessário uma espera para isso, os valores da cache serão perdidos! Usar um buffer (FIFO) no caminho de escrita para a memória Buffers permitem equalizar o serviço quando a taxa de chegada de requisições é variável (algo como cadeiras num banco para os clientes esperarem ) 42

43 Outras soluções para escrita Escrita somente no retorno: write-back Atualização quando o bloco for susbstituído e se houver ocorrido alteração Escrita somente uma vez : write-once Ideal para sistemas multiprocessadores, que compartilham um mesmo barramento O controlador da cache escreve a atualização na memória principal sempre que o bloco for atualizado pela primeira vez na cache ou seja, faz um writethrough e ainda alerta os demais componentes ligados ao barramento que houve a alteração 43

44 Comparando as três soluções write-through : pode acontecer uma grande quantidade de escritas desnecessárias na memória write-back : minimiza o problema, mas a memória pode ficar temporariamente desatualizada, obrigando que outros dispositivos acessem os valores via cache write-once : conveniente, mas apenas em sistemas com múltiplas CPUs; utilização excessiva do barramento pode ser um fator de queda de desempenho 44

45 Indo mais adiante... Outros Modelos de mapeamento Conjunto Associativo; Totalmente Associativo Direto = one-way associativo 45

46 Indo mais adiante... 46

47 Indo mais adiante... 47

48 Indo mais adiante... Elementos de Projeto de uma Cache Definição do tamanho Função de mapeamento de dados Memória/cache Algoritmos de substituição de dados na cache Política de escrita na cache 48

49 Próximo passo... Hierarquia de Memória: Memória Virtual, Paginação, Aumento de Desempenho 49

50 Requisitos de um Sistema de Memória Dar a ilusão de um vasto espaço de memória total memória para todos os jobs simultâneos > memória real um job pode usar um espaço de endereços > memória atual Acesso rápido à memória Transparência: Livrar os programadores da tarefa de otimizar da utilização da memória cache:memória:disco Espaço de endereçamento uniforme: Não se pode saber onde os programas serão carregados nem quais partes dos programas serão mudadas e recarregadas durante a execução Ideal: os endereços situados entre 0 e 2 N -1 50

51 Endereço virtual x endereço físico O programador usa um espaço de endereçamento virtual imenso, por ex bytes Ele pode escrever programas como se todas essas posições de memória existissem realmente! O SO e a arquitetura de memória gerenciam o mapeamento endereço virtual físico Se o programa é realmente muito grande, deve existir uma forma de armazená-lo na memória da máquina seja em memória ou em disco ( memória de massa ) A memória real é normalmente muito menor que o espaço virtual de endereçamento o tanto quanto puder ser suportado endereços físicos ou reais? 51

52 Memória Virtual Mapeamento endereços virtuais memória real é feita em blocos tipicamente de 1 a 8KB Blocos de memória virtual são chamados páginas Páginas de memória virtual que estão no disco são chamadas de paginadas-fora (paged-out) Uma referência feita a uma página que não está na memória principal é chamada de falha de página (page fault) A transformação entre endereços virtuais em endereços físicos (memory mapping) é feito através de uma tabela de paginação (page table) 52

53 Mapeamento de endereços virtuais 0x0000 0x1000 0x2000 0x3000 0x4000 0x5000 0x6000 0x7000 Prog A Virtual Addresses Unused Physical Memory Addresses Unused No memory Memory address space Prog B Virtual Addresses Unused Virtual Address Space ::: Disk Addresses ::: 0xD000 0xE000 0xF000 53

54 Mapeamento de Memória O mapeamento Endereço Virtual x Endereço Físico é também chamado de translação de endereço No INTEL 80386: espaço de end. lógico de 4GB (2 32 ) 2 20 páginas de 4KB endereços de 12 bits. Uma tabela de página poderia ocupar 4MB de memória (entradas de 4 bytes) Endereços virtuais são divididos em Número da Página Virtual (NPV) e offset da página (12 bits, nesse caso) Mapeamento de memória feito observando-se o NPV na tabela de páginas e concatenando com o offset da página Nas arquiteturas atuais, o tamanho das tabelas de página varia (esquema de diretório de tabelas) 54

55 Processo de Mapeamento Considere um espaço de endereçamento virtual de 4 GB e um espaço físico em memória de 1 GB 4GB Número da Página Virtual Deslocamento Translação Número da Página Física Deslocamento 1GB 55

56 Falhas com Memória Virtual Custo de uma falha é muito alto: em torno de ms para acessar um bloco de disco As páginas devem ser grandes o suficiente para amortizar o alto custo de acesso (4 KB, 8 KB, e mesmo MB ) Mas não tão grandes para evitar a fragmentação Tamanho fixado pelo hardware (MMU) Re-estruturação de programas reduz taxa de falhas Processar as falhas de página por SW e não por HW Algoritmos sofisticados podem ser empregados Pequenos aumentos na miss rate podem ser recompensadas pela redução de custos do algoritmo Evitar a política write-through: Escritas em níveis mais baixos são muito demoradas 56

57 Tabelas de Páginas (1) As páginas deveriam poder ser localizadas em qualquer lugar conveniente na memória Qualquer página virtual pode ser mapeada em qualquer página física disponível Chamado mapeamento totalmente associativo Tabela de páginas faz o mapeamento e reside na memória Cada programa tem sua própria tabela de página O hardware tem um registrador de tabela que aponta para a tabela de página O diagrama anterior de mapeamento torna-se, então: 57

58 Tabelas de Páginas (2) 4GB Número da Página Virtual Deslocamento Registrador da tabela de página 20 Endereço Virtual Validade Número da página física 12 Page table Se Zero : Falha de página Número da página física Deslocamento 1GB Endereço Físico 58

59 Falhas de Página (Page Faults) (1) Quando o valid bit é zero ele indica que a página não está na memória principal O controle deve ser passado ao SO para buscar a página (ou criar a página, para páginas de dados ) Tipicamente o SO cria uma imagem do programa no disco quando o programa começa Busca as partes relevantes quando é preciso Onde olhar? um mapeamento é necessário para mostrar onde estão as imagens no disco Pode ser parte da tabela de páginas ou ser feita em separado 59

60 Falhas de Página (Page Faults) (2) Se todas as páginas na memória física estão em uso e o S.O. precisa substituir uma Qual será escolhida? Política de substituição de páginas Localidade Temporal é um critério normal Menos recentemente usada (MRU ou LRU) i.e., sendo os acessos recentes às páginas: 10, 12, 9, 7, 11, 10. MRU numa falha de página trocaria a página 12; na próxima falha, substituiria a página 9, etc. Tabelas de páginas tem um bit de uso ou referência Levado a 1 quando a página é acessada Pode ser periodicamente levado a 0 pelo S.O. Possibilita que o S.O. tenha uma visão aproximada das páginas recentemente utilizadas 60

61 Falhas de Página (Page Faults) (3) Para um endereço virtual de 32-bits, páginas de 4KB (12-bits) com 4 bytes por entrada na tabela de página 2 20 pag x 4 bytes = 4MB Isto para cada programa ativo muito memória presa em tabelas de páginas não usadas Existem soluções para o problema, não abordadas nesse curso Ex: registradores de limites 61

62 Operações de escrita Write-through para o nível mais baixo da hierarquia (o disco nesse caso) é impraticável nesse caso devido ao alto custo para a escrita no disco A idéia é salvar as escritas para depois executá-las Write-back quando a página é substituída! Entretanto... Custoso e desnecessário fazer write-back para páginas para as quais não forem feitas escritas (por ex., páginas de programa) Assim, as tabelas de páginas têm um bit de sujeira (dirty bit) por entrada que é setado quando dados são escritos na página Se esse dirty bit é setado quando a página precisa ser substituída, ele é escrito em write-back para a imagem do programa no disco 62

63 Fazendo isso rápido Tabela de páginas em máquinas atuais está na memória principal: 2 registradores: um de base da tabela na memória e outro indicando o no. de entradas Portanto... Cada acesso à memória lógica de um programa necessita de dois outros acessos à memória fícia para achar a tabela de páginas Como agilizar isso? Localidade de referências novamente Inserir numa cache as tabelas de página mais recentementes utilizadas: Translation-lookaside buffer = cache inserida dentro da MMU (memory management unit) 63

64 Translation-Lookaside Buffer (TLB) Número da página virtual Validade Rótulo End. Página Física TLB Validade Página Física ou End. Disco Memória Física Tabela de Página Disco 64

65 Outro exemplo de TLB 65

66 Translation-Lookaside Buffer TLB é uma cache Se não existir a entrada na TLB, é preciso buscá-la na tabela de páginas que está na memória principal A tabela de páginas tem uma entrada para cada página O TLB e a página usam o dirty bit e o reference bit Usar a abordagem write-back para esses bits da TLB para a página de tabelas numa falha é muito eficiente 66

67 Exemplos de Sistemas de Memória Characteristic Intel Pentium Pro PowerPC 604 Virtual address 32 bits 52 bits Physical address 32 bits 32 bits Page size 4 KB, 4 MB 4 KB, selectable, and 256 MB TLB organization A TLB for instructions and a TLB for data A TLB for instructions and a TLB for data Both four-way set associative Both two-way set associative Pseudo-LRU replacement LRU replacement Instruction TLB: 32 entries Instruction TLB: 128 entries Data TLB: 64 entries Data TLB: 128 entries TLB misses handled in hardware TLB misses handled in hardware Characteristic Intel Pentium Pro PowerPC 604 Cache organization Split instruction and data caches Split intruction and data caches Cache size 8 KB each for instructions/data 16 KB each for instructions/data Cache associativity Four-way set associative Four-way set associative Replacement Approximated LRU replacement LRU replacement Block size 32 bytes 32 bytes Write policy Write-back Write-back or write-through 67

68 Memória x área do processador 68

69 Próximo passo... Arquiteturas Avançadas: multicomputadores e multiprocessadores 69

70 Sistemas Multiprocessadores (I) Mais que uma CPU Em geral confinadas a um mesmo espaço físico (gabinete, rack,...) Fortemente acoplados Comunicação via memória compartilhada 70

71 Sistemas Multiprocessadores (II) CPU CPUcache Bus Mem 71

72 Sistemas Multiprocessadores (III) CPU Switch (Ômega) Mem 72

73 Sistemas Multiprocessadores (IV) CPU Mem Crossbar 73

74 Sistemas Multicomputadores (I) Mais que uma CPU Máquinas podem estar geograficamente distantes Sistemas fracamente acoplados Cada processador possui sua memória local própria e a comunicação é feita por passagem de mensagens 74

75 Sistemas Multicomputadores (II) Mem local CPU Rede 75

76 Sistemas Multicomputadores (III) MALHA TRIDIMENSIONAL (k=3, n=3) Mem local CPU 76

77 Desafios Balanceamento de carga entre processadores Adequação aplicação x arquitetura Coerência de memória (cache) Linguagem de programação e compiladores Limitações físicas: temperatura, comprimento das ligações, custo 77

78 Cadeia alimentar dos computadores até 1990 (chegando ao limite) Mini Computer (futuro incerto) Mainframe Workstation PC Vector Supercomputer MPP 78

79 Cadeia alimentar dos computadores: Clusters substituem as grandes máquinas 79

Infraestrutura de Hardware. Memória Virtual

Infraestrutura de Hardware. Memória Virtual Infraestrutura de Hardware Memória Virtual Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e executado pelo HW? Qual é a interface

Leia mais

Sistemas Processadores e Periféricos Aula 9 - Revisão

Sistemas Processadores e Periféricos Aula 9 - Revisão Sistemas Processadores e Periféricos Aula 9 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão

Leia mais

Os textos nestas caixas foram adicionados pelo Prof. Joubert

Os textos nestas caixas foram adicionados pelo Prof. Joubert William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 4 Memória cache Os textos nestas caixas foram adicionados pelo Prof. Joubert slide 1 Características Localização. Capacidade.

Leia mais

Capítulo Sistemas de Memória Memória Virtual. Ch7b 1

Capítulo Sistemas de Memória Memória Virtual. Ch7b 1 Capítulo Sistemas de Memória Memória Virtual Ch7b Memória Virtual Memória principal funciona como uma cache para o armazenamento secundário (disco) Virtual addresses Physical addresses Address translation

Leia mais

Memória cache. Prof. Francisco Adelton

Memória cache. Prof. Francisco Adelton Memória cache Prof. Francisco Adelton Memória Cache Seu uso visa obter uma velocidade de acesso à memória próxima da velocidade das memórias mais rápidas e, ao mesmo tempo, disponibilizar no sistema uma

Leia mais

Organização e Arquitetura de Computadores

Organização e Arquitetura de Computadores Organização e Arquitetura de Computadores MemóriaVirtual Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno Gerência de memória convencional Divide um programa em unidades menores Partes

Leia mais

Gerência de Memória. Paginação

Gerência de Memória. Paginação Gerência de Memória Paginação Endereçamento Virtual (1) O programa usa endereços virtuais É necessário HW para traduzir cada endereço virtual em endereço físico MMU: Memory Management Unit Normalmente

Leia mais

Sistemas Distribuídos Conceitos HW e SW. Edeyson Andrade Gomes www.edeyson.com.br

Sistemas Distribuídos Conceitos HW e SW. Edeyson Andrade Gomes www.edeyson.com.br Sistemas Distribuídos Conceitos HW e SW Edeyson Andrade Gomes www.edeyson.com.br Roteiro da Aula Roteiro da Aula Conceitos de Hardware Conceitos de Software Combinações de SW e HW 3 Sistemas Distribuídos

Leia mais

Diminui o gargalo existente entre processador e memória principal; 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP;

Diminui o gargalo existente entre processador e memória principal; 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP; Diminui o gargalo existente entre processador e memória principal; Diferença de velocidade 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP; Tecnologia semelhante à da CPU e,

Leia mais

Arquitetura de Computadores I

Arquitetura de Computadores I Arquitetura de Computadores I Pipeline -- Conflito de dados paradas e adiantamentos -- Conflito de controle detecção de desvios e descarte de instruções -- Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno

Leia mais

Memória Cache. Prof. Leonardo Barreto Campos 1

Memória Cache. Prof. Leonardo Barreto Campos 1 Memória Cache Prof. Leonardo Barreto Campos 1 Sumário Introdução; Projeto de Memórias Cache; Tamanho; Função de Mapeamento; Política de Escrita; Tamanho da Linha; Número de Memórias Cache; Bibliografia.

Leia mais

ARQUITETURA DE COMPUTADORES II

ARQUITETURA DE COMPUTADORES II ARQUITETURA DE COMPUTADORES II UNIDADE 2: GERÊNCIA DE MEMÓRIA Conteúdo: INTRODUÇÃO 2 Exemplo da Biblioteca 2 2 HIERARQUIA DE MEMÓRIA 4 3 GERÊNCIA DE MEMÓRIAS CACHE 6 3 Mapeamento de endereços em memória

Leia mais

Arquitetura e Organização de Computadores

Arquitetura e Organização de Computadores UNIVERSIDADE FEDERAL RURAL DO DO SEMI-ÁRIDO DEPARTAMENTO DEPARTAMENTO DE DE CIÊNCIAS CIÊNCIAS EXATAS EXATAS E E NATURAIS NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura

Leia mais

Arquitetura de Computadores. Arquitetura de Computadores 1

Arquitetura de Computadores. Arquitetura de Computadores 1 Computadores Computadores 1 Introdução Componentes: Processador; UC; Registradores; ALU s, FPU s, etc. Memória (Sistema de armazenamento de informações; Dispositivo de entrada e saída. Computadores 2 Introdução

Leia mais

ANHANGUERA EDUCACIONAL. Capítulo 2. Conceitos de Hardware e Software

ANHANGUERA EDUCACIONAL. Capítulo 2. Conceitos de Hardware e Software ANHANGUERA EDUCACIONAL Capítulo 2 Conceitos de Hardware e Software Hardware Um sistema computacional é um conjunto de de circuitos eletronicos. Unidade funcionais: processador, memória principal, dispositivo

Leia mais

Gerenciamento de memória. Carlos Eduardo de Carvalho Dantas

Gerenciamento de memória. Carlos Eduardo de Carvalho Dantas Carlos Eduardo de Carvalho Dantas Motivos: 1 Manter a CPU ocupada o máximo de tempo para não existir gargalos na busca de dados na memória; 2 Gerenciar os espaços de endereçamento para que processos executem

Leia mais

Nível 3 Sistema Operacional

Nível 3 Sistema Operacional Nível 3 Sistema Operacional Universidade Tuiuti do Paraná UTP Faculdade de Ciências Exatas - FACET Tecnologia de Análise e Desenvolvimento de Sistemas Organização de Computadores Prof. André Luiz 1 Nível

Leia mais

Capítulo 8 Arquitetura de Computadores Paralelos

Capítulo 8 Arquitetura de Computadores Paralelos Capítulo 8 Arquitetura de Computadores Paralelos Necessidade de máquinas com alta capacidade de computação Aumento do clock => alta dissipação de calor Velocidade limitada dos circuitos => velocidade da

Leia mais

Professores: Aula 10. Lúcia M. A. Drummond Simone de Lima Martins. Conteúdo: Arquiteturas Avançadas. - Arquiteturas RISC - Processamento Paralelo

Professores: Aula 10. Lúcia M. A. Drummond Simone de Lima Martins. Conteúdo: Arquiteturas Avançadas. - Arquiteturas RISC - Processamento Paralelo 1 Professores: Aula 10 Lúcia M. A. Drummond Simone de Lima Martins Conteúdo: Arquiteturas Avançadas - Arquiteturas RISC - Processamento Paralelo 2 Arquiteturas RISC Reduced Instruction Set Computer se

Leia mais

3/9/2010. Ligação da UCP com o barramento do. sistema. As funções básicas dos registradores nos permitem classificá-los em duas categorias:

3/9/2010. Ligação da UCP com o barramento do. sistema. As funções básicas dos registradores nos permitem classificá-los em duas categorias: Arquitetura de Computadores Estrutura e Funcionamento da CPU Prof. Marcos Quinet Universidade Federal Fluminense P.U.R.O. Revisão dos conceitos básicos O processador é o componente vital do sistema de

Leia mais

Organização e Arquitetura de Computadores I. de Computadores

Organização e Arquitetura de Computadores I. de Computadores Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Organização Básica B de (Parte V, Complementar)

Leia mais

Sequência 18 Memória Cache

Sequência 18 Memória Cache Organização e Arquitetura de Computadores Sequência 18 Memória Cache Understand the CPU-to-memory gap Understand issues and opportunities to fill the CPU-to-memory gap Understand the memory to storage

Leia mais

28/3/2011. Família Intel 80x86. Arquitetura dos Processadores Intel 80x86

28/3/2011. Família Intel 80x86. Arquitetura dos Processadores Intel 80x86 Arquitetura de Computadores Arquitetura dos Processadores Intel 80x86 Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO Família Intel 80x86 Ao se falar

Leia mais

Microprocessadores. Prof. Leonardo Barreto Campos 1

Microprocessadores. Prof. Leonardo Barreto Campos 1 Microprocessadores Prof. Leonardo Barreto Campos 1 Sumário Introdução; Arquitetura de Microprocessadores; Unidade de Controle UC; Unidade Lógica Aritméticas ULA; Arquitetura de von Neumann; Execução de

Leia mais

Arquitetura e Organização de Computadores

Arquitetura e Organização de Computadores Arquitetura e Organização de Computadores Fernando Fonseca Ramos Faculdade de Ciência e Tecnologia de Montes Claros Fundação Educacional Montes Claros 1 Índice 1- Introdução 3- Memórias 4- Dispositivos

Leia mais

Processador ( CPU ) E/S. Memória. Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento

Processador ( CPU ) E/S. Memória. Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento 1 Processadores Computador Processador ( CPU ) Memória E/S Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento 2 Pastilha 3 Processadores (CPU,, Microcontroladores)

Leia mais

CAPÍTULO 2 ORGANIZAÇÃO DE COMPUTADORES

CAPÍTULO 2 ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 2 ORGANIZAÇÃO DE COMPUTADORES 2.1 Organização de um Computador Típico : Armazena dados e programas. Processador (CPU - Central Processing Unit): Executa programas armazenados na memória, interpretando

Leia mais

Arquitetura de Computadores I

Arquitetura de Computadores I Arquitetura de Computadores I Pipeline Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno Organização do MIPS: pipeline Visão geral do pipeline Analogia com uma Lavanderia doméstica 1

Leia mais

Gestão de Memória. DCC/FCUP Fernando Silva Sistemas de Operação 1

Gestão de Memória. DCC/FCUP Fernando Silva Sistemas de Operação 1 Gestão de Memória Como organizar a memória de forma a saber-se qual o espaço livre para carregar novos processos e qual o espaço ocupado por processos já em memória? Como associar endereços de variáveis

Leia mais

MEMÓRIA M.1 - HIERARQUIA DE MEMÓRIAS NUM COMPUTADOR DIGITAL

MEMÓRIA M.1 - HIERARQUIA DE MEMÓRIAS NUM COMPUTADOR DIGITAL MEMÓRIA M.1 - HIERARQUIA DE MEMÓRIAS NUM COMPUTADOR DIGITAL Quando se caminha no sentido da memória secundária encontramos memórias com maior capacidade, maior tempo de acesso e mais baixo custo/bit. Fig

Leia mais

Introdução à Arquitetura de Computadores

Introdução à Arquitetura de Computadores 1 Introdução à Arquitetura de Computadores Hardware e software Organização de um computador: Processador: registradores, ALU, unidade de controle Memórias Dispositivos de E/S Barramentos Linguagens de

Leia mais

O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware

O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware 1 2 Revisão de Hardware 2.1 Hardware O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware 2.1.1 Processador O Processador

Leia mais

Capítulo 8: Gerenciamento de Memória

Capítulo 8: Gerenciamento de Memória Capítulo 8: Gerenciamento de Memória Sobre a apresentação (About( the slides) Os slides e figuras dessa apresentação foram criados por Silberschatz, Galvin e Gagne em 2005. Esse apresentação foi modificada

Leia mais

Universidade Federal do Rio de Janeiro Pós-Graduação em Informática IM-NCE/UFRJ. Pipeline. Gabriel P. Silva. Microarquitetura de Alto Desempenho

Universidade Federal do Rio de Janeiro Pós-Graduação em Informática IM-NCE/UFRJ. Pipeline. Gabriel P. Silva. Microarquitetura de Alto Desempenho Universidade Federal do Rio de Janeiro Pós-Graduação em Informática IM-NCE/UFRJ Microarquiteturas de Alto Desempenho Pipeline Gabriel P. Silva Introdução Pipeline é uma técnica de implementação de processadores

Leia mais

ARQUITETURA DE COMPUTADORES - 1866

ARQUITETURA DE COMPUTADORES - 1866 6.7 Operações com as Memórias: Já sabemos, conforme anteriormente citado, que é possível realizar duas operações em uma memória: Escrita (write) armazenar informações na memória; Leitura (read) recuperar

Leia mais

Componentes básicos de um sistema computacional. Cap. 1 (Stallings)

Componentes básicos de um sistema computacional. Cap. 1 (Stallings) Componentes básicos de um sistema computacional Cap. 1 (Stallings) 1 Sistema de Operação Explora recursos de hardware de um ou mais processadores Provê um conjunto de serviços aos utilizadores Gerencia

Leia mais

FACULDADE PITÁGORAS PRONATEC

FACULDADE PITÁGORAS PRONATEC FACULDADE PITÁGORAS PRONATEC DISCIPLINA: ARQUITETURA DE COMPUTADORES Prof. Ms. Carlos José Giudice dos Santos carlos@oficinadapesquisa.com.br www.oficinadapesquisa.com.br Objetivos Ao final desta apostila,

Leia mais

Tecnologias de Construção de Memórias e Memórias RAM, entrelaçada e Virtual

Tecnologias de Construção de Memórias e Memórias RAM, entrelaçada e Virtual Tecnologias de Construção de Memórias e Memórias RAM, entrelaçada e Virtual Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Tempos de Acesso

Leia mais

ARQUITETURA DE COMPUTADORES - 1866

ARQUITETURA DE COMPUTADORES - 1866 6.7 Operações com as Memórias: Já sabemos, conforme anteriormente citado, que é possível realizar duas operações em uma memória: Escrita (write) armazenar informações na memória; Leitura (read) recuperar

Leia mais

Gerenciamento Básico B de Memória Aula 07

Gerenciamento Básico B de Memória Aula 07 BC1518-Sistemas Operacionais Gerenciamento Básico B de Memória Aula 07 Prof. Marcelo Z. do Nascimento marcelo.nascimento@ufabc.edu.br Roteiro Introdução Espaço de Endereçamento Lógico vs. Físico Estratégias

Leia mais

Organização e Arquitetura de Computadores

Organização e Arquitetura de Computadores Organização e Arquitetura de Computadores Memória Cache: Mapeamento Direto Alexandre Amory Edson Moreno Na Aula Anterior Vimos que existem memórias De rápido acesso mas pouca capacidade de armazenamento.

Leia mais

ARQUITETURA DE COMPUTADORES Prof. João Inácio

ARQUITETURA DE COMPUTADORES Prof. João Inácio ARQUITETURA DE COMPUTADORES Prof. João Inácio Memórias Memória: é o componente de um sistema de computação cuja função é armazenar informações que são, foram ou serão manipuladas pelo sistema. Em outras

Leia mais

Exemplo: CC1 CC2 CC3 CC4 CC5 CC6 CC7 CC8 CC9 ADD $s0, $t0, $t1 IF ID EX MEM WB SUB $t2, $s0, $t3 IF Stall Stall ID EX MEM WB

Exemplo: CC1 CC2 CC3 CC4 CC5 CC6 CC7 CC8 CC9 ADD $s0, $t0, $t1 IF ID EX MEM WB SUB $t2, $s0, $t3 IF Stall Stall ID EX MEM WB 2.3 Dependências de dados (Data Hazards) Ocorre quando uma instrução depende do resultado de outra instrução que ainda está no pipeline. Este tipo de dependência é originado na natureza seqüencial do código

Leia mais

Sistemas Operacionais

Sistemas Operacionais Sistemas Operacionais Sistemas de Entrada/Saída Princípios de Hardware Sistema de Entrada/Saída Visão Geral Princípios de Hardware Dispositivos de E/S Estrutura Típica do Barramento de um PC Interrupções

Leia mais

Capítulo 4. MARIE (Machine Architecture Really Intuitive and Easy)

Capítulo 4. MARIE (Machine Architecture Really Intuitive and Easy) Capítulo 4 João Lourenço Joao.Lourenco@di.fct.unl.pt Faculdade de Ciências e Tecnologia Universidade Nova de Lisboa 2007-2008 MARIE (Machine Architecture Really Intuitive and Easy) Adaptado dos transparentes

Leia mais

Caminho dos Dados e Atrasos

Caminho dos Dados e Atrasos Caminho dos Dados e Atrasos Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Pipeline MIPS O MIPS utiliza um pipeline com profundidade 5, porém

Leia mais

Arquitetura de Von Neumann e os Computadores Modernos

Arquitetura de Von Neumann e os Computadores Modernos Arquitetura de Von Neumann e os Computadores Modernos Arquitetura de Computadores e Software Básico Aula 5 Flávia Maristela (flaviamsn@ifba.edu.br) Arquitetura de Von Neumann e as máquinas modernas Onde

Leia mais

William Stallings Arquitetura e Organização de Computadores 8 a Edição. retrospectiva. 2010 Pearson Prentice Hall. Todos os direitos reservados.

William Stallings Arquitetura e Organização de Computadores 8 a Edição. retrospectiva. 2010 Pearson Prentice Hall. Todos os direitos reservados. William Stallings Arquitetura e Organização de Computadores 8 a Edição retrospectiva slide 1 Organização e arquitetura Arquitetura são os atributos visíveis ao programador. Conjunto de instruções, número

Leia mais

Sistemas Processadores e Periféricos Aula 5 - Revisão

Sistemas Processadores e Periféricos Aula 5 - Revisão Sistemas Processadores e Periféricos Aula 5 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão

Leia mais

Introdução à Organização de Computadores. Sistemas da Computação Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007

Introdução à Organização de Computadores. Sistemas da Computação Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 Introdução à Organização de Computadores Sistemas da Computação Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 Tópicos Processadores Memória Principal Memória Secundária Entrada e

Leia mais

CAPÍTULO 6 NÍVEL DE SISTEMA OPERACIONAL. Nível de Sistema Operacional. Nível de Máquina Convencional. Nível de Microprogramação

CAPÍTULO 6 NÍVEL DE SISTEMA OPERACIONAL. Nível de Sistema Operacional. Nível de Máquina Convencional. Nível de Microprogramação CAPÍTULO 6 NÍVEL DE SISTEMA OPERACIONAL 6.1 Introdução Nível que automatiza as funções do operador do sistema. Nível 3 Nível de Sistema Operacional Sistema Operacional Nível 2 Nível de Máquina Convencional

Leia mais

Exercícios Gerência de Memória

Exercícios Gerência de Memória Exercícios Gerência de Memória 1) Considerando o uso de particionamento Buddy em um sistema com 4 GB de memória principal, responda as seguintes perguntas: a) Esboce o gráfico que representa o uso da memória

Leia mais

Arquitetura de Computadores. Ivan Saraiva Silva

Arquitetura de Computadores. Ivan Saraiva Silva Arquitetura de Computadores MIPS Pipeline Ivan Saraiva Silva Pipeline 4 pessoas (A, B, C, D) possuem sacolas de roupa para lavar, secar e dobrar A B C D Lavar leva 30 minutos Secar leva 40 minutos Dobrar

Leia mais

Unidade Central de Processamento (CPU) Processador. Renan Manola Introdução ao Computador 2010/01

Unidade Central de Processamento (CPU) Processador. Renan Manola Introdução ao Computador 2010/01 Unidade Central de Processamento (CPU) Processador Renan Manola Introdução ao Computador 2010/01 Componentes de um Computador (1) Computador Eletrônico Digital É um sistema composto por: Memória Principal

Leia mais

Introdução à Organização de Computadores. Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007

Introdução à Organização de Computadores. Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 Introdução à Organização de Computadores Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 CPU (Central Processing Unit) é o coordenador de todas as atividades

Leia mais

Escola. Europeia de. Ensino. Profissional ARQUITETURA DE COMPUTADORES

Escola. Europeia de. Ensino. Profissional ARQUITETURA DE COMPUTADORES Escola Europeia de t Ensino Profissional ARQUITETURA DE COMPUTADORES TRABALHO REALIZADO: ANDRÉ RIOS DA CRUZ ANO LETIVO: 2012/ 2013 TÉCNICO DE GESTÃO DE EQUIPAMENTOS INFORMÁTICOS 2012 / 2013 3902 Escola

Leia mais

Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores.

Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores. Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores. 7.3.1.2 Registradores: São pequenas unidades de memória, implementadas na CPU, com as seguintes características:

Leia mais

SIS17 - Arquitetura de Computadores

SIS17 - Arquitetura de Computadores SIS17 - Arquitetura de Computadores Organização Básica B de Computadores (Parte I) Organização Básica B de Computadores Composição básica b de um Computador eletrônico digital Processador Memória Memória

Leia mais

Arquitetura de Computadores - Revisão -

Arquitetura de Computadores - Revisão - Arquitetura de Computadores - Revisão - Principais funções de um Sistema Operacional Componentes básicos da Arquitetura Barramentos Registradores da CPU Ciclo de Instruções Interrupções Técnicas de E/S

Leia mais

28/9/2010. Paralelismo no nível de instruções Processadores superescalares

28/9/2010. Paralelismo no nível de instruções Processadores superescalares Arquitetura de Computadores Paralelismo no nível de instruções Processadores superescalares Prof. Marcos Quinet Universidade Federal Fluminense P.U.R.O. Processadores superescalares A partir dos resultados

Leia mais

armazenamento (escrita ou gravação (write)) recuperação (leitura (read))

armazenamento (escrita ou gravação (write)) recuperação (leitura (read)) Memória Em um sistema de computação temos a UCP se comunicando com a memória e os dispositivos de E/S. Podemos fazer um paralelo do acesso à memória com um carteiro entregando cartas ou um acesso à biblioteca.

Leia mais

Exercícios Gerência de Memória

Exercícios Gerência de Memória Exercícios Gerência de Memória 1) Considerando o uso de particionamento Buddy em um sistema com 4 GB de memória principal, responda as seguintes perguntas: a) Esboce o gráfico que representa o uso da memória

Leia mais

Arquiteturas RISC. (Reduced Instructions Set Computers)

Arquiteturas RISC. (Reduced Instructions Set Computers) Arquiteturas RISC (Reduced Instructions Set Computers) 1 INOVAÇÕES DESDE O SURGIMENTO DO COMPU- TADOR DE PROGRAMA ARMAZENADO (1950)! O conceito de família: desacoplamento da arquitetura de uma máquina

Leia mais

Coerência de Cache. Protocolo de Coerência para processadores multi-cores baseados em barramentos

Coerência de Cache. Protocolo de Coerência para processadores multi-cores baseados em barramentos Coerência de Cache Protocolo de Coerência para processadores multi-cores baseados em barramentos Roteiro da Aula Multiprocessador Simétrico de Memória Compartilhada - SMP Problema Coerência e consistência

Leia mais

Arquitetura e Organização de Computadores. Capítulo 0 - Introdução

Arquitetura e Organização de Computadores. Capítulo 0 - Introdução Arquitetura e Organização de Computadores Capítulo 0 - Introdução POR QUE ESTUDAR ARQUITETURA DE COMPUTADORES? 2 https://www.cis.upenn.edu/~milom/cis501-fall12/ Entender para onde os computadores estão

Leia mais

Cap. 10 Gerência de Memória Virtual 1

Cap. 10 Gerência de Memória Virtual 1 Arquitetura de Sistemas Operacionais Francis Berenger Machado Luiz Paulo Maia Capítulo 10 Gerência de Memória Virtual Cap 10 Gerência de Memória Virtual 1 Introdução Espaço de Endereçamento Virtual Mapeamento

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Organização e Arquitetura de Computadores I Pipeline Slide 1 Pipeline Pipeline Hazards: Hazards Estruturais Hazards de Dados Hazards de Controle Organização e Arquitetura de Computadores I Caminho de Dados

Leia mais

Sistemas MIMD. CES-25 Arquiteturas para Alto Desmpenho. Paulo André Castro

Sistemas MIMD. CES-25 Arquiteturas para Alto Desmpenho. Paulo André Castro Sistemas MIMD Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Arquiteturas Paralelas (SISD) Single Instruction Stream, Single Data Stream: Monoprocessador

Leia mais

Nível de Micro Arquitetura Melhorando o Desempenho

Nível de Micro Arquitetura Melhorando o Desempenho Nível de Micro Arquitetura Melhorando o Desempenho parte 3 Orlando Loques outubro 2006 Referências: Structured Computer Organization, A.S. Tanenbaum, (c) 2006 Pearson Education Inc Computer Organization

Leia mais

Organização Básica de Computadores. Memória. Memória. Memória. Memória. Memória Parte I. Computador eletrônico digital. Sistema composto por

Organização Básica de Computadores. Memória. Memória. Memória. Memória. Memória Parte I. Computador eletrônico digital. Sistema composto por Ciência da Computação Arq. e Org. de Computadores Parte I Organização Básica de Computadores Computador eletrônico digital Sistema composto por processador memória dispositivos de entrada e saída interligados.

Leia mais

ARQUITETURA DE COMPUTADORES - 1866

ARQUITETURA DE COMPUTADORES - 1866 7 Unidade Central de Processamento (UCP): O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento e de controle, durante a execução de um

Leia mais

Capítulo 1 Introdução

Capítulo 1 Introdução Capítulo 1 Introdução Programa: Seqüência de instruções descrevendo como executar uma determinada tarefa. Computador: Conjunto do hardware + Software Os circuitos eletrônicos de um determinado computador

Leia mais

ROTEIRO. Gerência de Memória. Gerência de Memória. Fundamentos. Sistemas Operacionais 2014 Gerência de Memória FUNDAMENTOS 03/09/2014

ROTEIRO. Gerência de Memória. Gerência de Memória. Fundamentos. Sistemas Operacionais 2014 Gerência de Memória FUNDAMENTOS 03/09/2014 Sistemas Operacionais 0 Gerência de Memória Alexandre Augusto Giron ROTEIRO Fundamentos Endereçamento Lógico x Físico Swapping Alocação de Memória Contígua Paginação Segmentação Memória Virtual Algoritmos

Leia mais

Sistemas Operacionais Aula 2

Sistemas Operacionais Aula 2 Sistemas Operacionais Aula 2 Anderson L. S. Moreira anderson.moreira@recife.ifpe.edu.br http://dase.ifpe.edu.br/~alsm Curso de Análise e Desenvolvimento de Sistemas de Informação Recife - PE 1/38 O que

Leia mais

Processadores clock, bits, memória cachê e múltiplos núcleos

Processadores clock, bits, memória cachê e múltiplos núcleos Processadores clock, bits, memória cachê e múltiplos núcleos Introdução Os processadores (ou CPUs, de Central Processing Unit) são chips responsáveis pela execução de cálculos, decisões lógicas e instruções

Leia mais

CPU - Significado CPU. Central Processing Unit. Unidade Central de Processamento

CPU - Significado CPU. Central Processing Unit. Unidade Central de Processamento CPU - Significado CPU Central Processing Unit Unidade Central de Processamento CPU - Função Na CPU são executadas as instruções Instrução: comando que define integralmente uma operação a ser executada

Leia mais

Sistemas Computacionais II Professor Frederico Sauer

Sistemas Computacionais II Professor Frederico Sauer Sistemas Computacionais II Professor Frederico Sauer Livro-texto: Introdução à Organização de Computadores 4ª edição Mário A. Monteiro Livros Técnicos e Científicos Editora. Atenção: Este material não

Leia mais

Introdução à Organização de Computadores Memória Principal

Introdução à Organização de Computadores Memória Principal Introdução à Organização de Computadores Memória Principal Sistemas da Computação Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 Tópicos Processadores Memória Principal (seção 2.2)

Leia mais

Arquitetura e Organização de Computadores. Capítulo 0 - Introdução

Arquitetura e Organização de Computadores. Capítulo 0 - Introdução Arquitetura e Organização de Computadores Capítulo 0 - Introdução POR QUE ESTUDAR ARQUITETURA DE COMPUTADORES? 2 https://www.cis.upenn.edu/~milom/cis501-fall12/ Entender para onde os computadores estão

Leia mais

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal Organização Operações de leitura e escrita Capacidade http://www.ic.uff.br/~debora/fac! 1 2 Componente de um sistema

Leia mais

Organização de Computadores 1

Organização de Computadores 1 Organização de Computadores 1 3 ARQUITETURA DE VON NEUMANN E DESEMPENHO DE COMPUTADORES Prof. Luiz Gustavo A. Martins Tipos de Arquitetura Arquitetura de von Neumann: Conceito de programa armazenado; Dados

Leia mais

Capítulo 3 Gerenciamento de memória

Capítulo 3 Gerenciamento de memória Sistemas operacionais modernos Terceira edição ANDREW S. TANENBAUM Capítulo 3 Gerenciamento de memória Introdução Programas tendem a se expandir a fim de ocupar toda a memória disponível Programador deseja

Leia mais

Gerenciamento de memória

Gerenciamento de memória Na memória principal ficam todos os programas e os dados que serão executados pelo processador. Possui menor capacidade e custo maior. S.O buscam minimizar a ocupação da memória e otimizar sua utilização.

Leia mais

FACULDADE PITÁGORAS DISCIPLINA: ARQUITETURA DE COMPUTADORES

FACULDADE PITÁGORAS DISCIPLINA: ARQUITETURA DE COMPUTADORES FACULDADE PITÁGORAS DISCIPLINA: ARQUITETURA DE COMPUTADORES Prof. Ms. Carlos José Giudice dos Santos cpgcarlos@yahoo.com.br www.oficinadapesquisa.com.br ESQUEMA DE UM COMPUTADOR Uma Unidade Central de

Leia mais

Análises Geração RI (representação intermediária) Código Intermediário

Análises Geração RI (representação intermediária) Código Intermediário Front-end Análises Geração RI (representação intermediária) Código Intermediário Back-End Geração de código de máquina Sistema Operacional? Conjunto de Instruções do processador? Ambiente de Execução O

Leia mais

Memória. Espaço de endereçamento de um programa Endereços reais e virtuais Recolocação dinâmica Segmentação

Memória. Espaço de endereçamento de um programa Endereços reais e virtuais Recolocação dinâmica Segmentação Memória Espaço de endereçamento de um programa Endereços reais e virtuais Recolocação dinâmica Segmentação Espaço de endereçamento de um programa Para ser executado, um programa tem de ser trazido para

Leia mais

O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema.

O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema. O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema. Unidade aritmética e lógica - Executa operações aritméticas (cálculos);

Leia mais

Aula 26: Arquiteturas RISC vs. CISC

Aula 26: Arquiteturas RISC vs. CISC Aula 26: Arquiteturas RISC vs CISC Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) Arquiteturas RISC vs CISC FAC 1 / 33 Revisão Diego Passos

Leia mais

Notas da Aula 17 - Fundamentos de Sistemas Operacionais

Notas da Aula 17 - Fundamentos de Sistemas Operacionais Notas da Aula 17 - Fundamentos de Sistemas Operacionais 1. Gerenciamento de Memória: Introdução O gerenciamento de memória é provavelmente a tarefa mais complexa de um sistema operacional multiprogramado.

Leia mais

Capítulo 4 Gerenciamento de Memória

Capítulo 4 Gerenciamento de Memória Capítulo 4 Gerenciamento de Memória 4.1 Gerenciamento básico de memória 4.2 Troca de processos 4.3 Memória virtual 4.4 Algoritmos de substituição de páginas 4.5 Modelagem de algoritmos de substituição

Leia mais

CPU Fundamentos de Arquitetura de Computadores. Prof. Pedro Neto

CPU Fundamentos de Arquitetura de Computadores. Prof. Pedro Neto Fundamentos de Arquitetura de Computadores Prof. Pedro Neto Aracaju Sergipe - 2011 Conteúdo 4. i. Introdução ii. O Trabalho de um Processador iii. Barramentos iv. Clock Interno e Externo v. Bits do Processador

Leia mais

Introdução. Hardware (Parte II) Universidade Federal de Campina Grande Departamento de Sistemas e Computação. joseana@computacao.ufcg.edu.

Introdução. Hardware (Parte II) Universidade Federal de Campina Grande Departamento de Sistemas e Computação. joseana@computacao.ufcg.edu. Universidade Federal de Campina Grande Departamento de Sistemas e Computação Introdução à Computação Hardware (Parte II) Prof. a Joseana Macêdo Fechine Régis de Araújo joseana@computacao.ufcg.edu.br Carga

Leia mais

FACULDADE PITÁGORAS DISCIPLINA: ARQUITETURA DE COMPUTADORES

FACULDADE PITÁGORAS DISCIPLINA: ARQUITETURA DE COMPUTADORES FACULDADE PITÁGORAS DISCIPLINA: ARQUITETURA DE COMPUTADORES Prof. Ms. Carlos José Giudice dos Santos cpgcarlos@yahoo.com.br www.oficinadapesquisa.com.br ESQUEMA EXTERNO DE UM MICROCOMPUTADOR Agora que

Leia mais

Visão Geral de Pipelining

Visão Geral de Pipelining Pipeline Visão Geral de Pipelining Instruções MIPS têm mesmo tamanho Mais fácil buscar instruções no primeiro estágio e decodificar no segundo estágio IA-32 Instruções variam de 1 byte a 17 bytes Instruções

Leia mais

Máquinas Multiníveis

Máquinas Multiníveis Infra-Estrutura de Hardware Máquinas Multiníveis Prof. Edilberto Silva www.edilms.eti.br edilms@yahoo.com Sumário Conceitos básicos Classificação de arquiteturas Tendências da tecnologia Família Pentium

Leia mais

Arquitetura de Computadores. Professor: Vilson Heck Junior

Arquitetura de Computadores. Professor: Vilson Heck Junior Arquitetura de Computadores Professor: Vilson Heck Junior Agenda Conceitos Estrutura Funcionamento Arquitetura Tipos Atividades Barramentos Conceitos Como já discutimos, os principais componentes de um

Leia mais

Programação em Sistemas Computacionais

Programação em Sistemas Computacionais Programação em Sistemas Computacionais Hierarquia e memória Centro e Cálculo Instituto Superior e Engenharia e Lisboa Pero Pereira palex@cc.isel.ipl.pt Localiae Localiae temporal Um programa que acee a

Leia mais

Capacidade = 512 x 300 x 20000 x 2 x 5 = 30.720.000.000 30,72 GB

Capacidade = 512 x 300 x 20000 x 2 x 5 = 30.720.000.000 30,72 GB Calculando a capacidade de disco: Capacidade = (# bytes/setor) x (méd. # setores/trilha) x (# trilhas/superfície) x (# superfícies/prato) x (# pratos/disco) Exemplo 01: 512 bytes/setor 300 setores/trilha

Leia mais

Arquitetura e Organização de Computadores 2

Arquitetura e Organização de Computadores 2 Arquitetura e Organização de Computadores 2 Escalonamento Estático e Arquiteturas VLIW Dynamic Scheduling, Multiple Issue, and Speculation Modern microarchitectures: Dynamic scheduling + multiple issue

Leia mais

Sistemas Operacionais. Prof. M.Sc. Sérgio Teixeira. Aula 03 Conceitos de Hardware e Software parte 01. Cursos de Computação

Sistemas Operacionais. Prof. M.Sc. Sérgio Teixeira. Aula 03 Conceitos de Hardware e Software parte 01. Cursos de Computação Cursos de Computação Sistemas Operacionais Prof. M.Sc. Sérgio Teixeira Aula 03 Conceitos de Hardware e Software parte 01 Referência: MACHADO, F.B. ; MAIA, L.P. Arquitetura de Sistemas Operacionais. 4.ed.

Leia mais