28/3/2011. Família Intel 80x86. Arquitetura dos Processadores Intel 80x86

Tamanho: px
Começar a partir da página:

Download "28/3/2011. Família Intel 80x86. Arquitetura dos Processadores Intel 80x86"

Transcrição

1 Arquitetura de Computadores Arquitetura dos Processadores Intel 80x86 Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO Família Intel 80x86 Ao se falar em processadores, é inevitável deixar de citar a Intel Corporation e sua influente família 80x86, que é formada pelos principais processadores utilizados pelos computadores pessoais. Este capítulo dedica-se a apresentar uma visão geral deste modelo de arquitetura e estudar os principais componentes e respectivas tarefas desta família de processadores. 2 Intel 8086 A família 80x86 começou em junho de 1978, com o lançamento do processador 8086/8088*, que teve várias versões até 1982, quando foi substituído pelo A primeira versão lançada foi constituída por transistores, e apresentava um desempenho de 0.33 MIPS, a uma velocidade de 5 MHz Foram ainda lançadas versões de 8 e 10 MHz, sendo que esta última atingia um desempenho de 0.75 MIPS Intel 8086 O 8086 veio atender às necessidades de aplicações que exigiam processamento de 16 bits, maior capacidade de memória, modos de endereçamento mais sofisticados (para facilitar a execução de programas escritos em linguagem de alto nível) e suporte para sistemas operacionais multiprogramados A figura a seguir ilustra os principais elementos da arquitetura do

2 Intel 8086 Intel 8086 O Intel 8088 possui a mesma organização do 8086, as únicas diferenças estão no tamanho da fila de instruções (8 bytes no 8086 e 4 bytes no 8088) e no barramento de dados (16 bits no 8086 e 8 bits no 8088); devido as semelhanças, estudaremos o 8086 A arquitetura do 8086 é dividida em 2 unidades principais: a unidade de execução (EU Execution Unit) e a unidade de interface de barramento (BIU Bus Interface Unit) 5 6 Intel 8086 Enquanto a EU abrange a unidade lógica e aritmética e a unidade de controle, a BIU é responsável por controlar os acesso externos à memória principal e aos dispositivos de E/S Se durante sua execução uma instrução requer um acesso a um dado armazenado na memória, a EU solicita o acesso a BIU Intel 8086 Unidade de Execução A ULA opera sobre dados de 8 ou 16 bits; associado a ela existe um conjunto de 4 registradores de uso geral, denominados AX, BX, CX e DX Cada um destes registradores de 16 bits é formado por uma metade inferior (AL, BL, CL e DL) e por uma superior (AH, BH, CH e DH), onde podem ser realizados acessos individuais, constituindo cada metade um registrador de 8 bits 7 8 2

3 Intel 8086 Unidade de Execução Função dos registradores: AX: acumulador em instruções aritméticas e lógicas; BX: usado por algumas instruções para armazenar ponteiros para dados armazenados na memória CX: usado em instruções especiais, como o controle de loop DX: usado como uma extensão do reg. AX em instruções de multiplicação e divisão, armazenando a metade superior de um produto de 32 bits ou de um dividendo de 32 bits 9 Intel 8086 Unidade de Execução Além dos de uso geral, existem na EU registradores indexadores e apontadores, são eles: SI (Source Index) e DI (Destination Index): utilizados em operações envolvendo cadeias de caracteres (strings) SP (Stack Pointer) e BP (Base Pointer) são normalmente usados para realizar o acesso a pilha em chamadas e retorno de rotinas; SP aponta para o topo da pilha e o BP para a área de dados locais, na pilha, da rotina em execução Flags e Operandos são usados para registrar informações sobre o resultado de operações aritméticas e lógicas e ainda, alguns bits de controle 10 Intel 8086 Unidade da Interface de Barramento Todos os acessos à memória e às interfaces de E/S são controlados pela BIU. O 8086 possui um barramento de endereço de 20 bits, que suporta uma M.P. de até 1 MB O 8086 acessa a memória organizada de forma segmentada; nesta organização a memória é dividida logicamente em blocos chamados segmentos, cada um com um endereço-base distinto Uma locação de memória é referenciada através de seu deslocamento (offset) 11 Intel 8086 Unidade da Interface de Barramento A BIU possui um conjunto de registradores de segmento, onde cada registrador armazena dos 16 bits mais significativos do endereço-base do segmento. A cada acesso realizado, o valor do endereçobase é concatenado à esquerda com quatro bits 0, formando um endereço de 20 bits; a este endereço é somado o deslocamento (através de um somador dedicado da BIU), resultando no endereço da alocação O deslocamento é um valor de 16 bits, o que limita os segmentos a um tamanho máximo de 64 KB 12 3

4 Intel 8086 Unidade da Interface de Barramento No 8086, um programa residente na memória é dividido em 4 segmentos: Segmento de código: contém as instruções do programa; Segmento de dados: corresponde a área de dados do programa; Segmento de pilha: área que se destina a pilha do programa Segmento extra: área de dados adicional Intel 8086 Unidade da Interface de Barramento Para cada um destes segmentos existe um registrador que armazena os 16 bits mais significativos do endereço-base do segmento correspondente. Estes registradores são: CS: Code Segment register; DS: Data Segment register; SS: Stack Segment register; ES: Extra Segment register Intel 8086 Unidade da Interface de Barramento Os quatro segmentos de um programa são referenciados de acordo com o tipo de acesso a memória, por exemplo, buscas de instruções são feitas dentro do segmento de código indicado pelo valor corrente no registrador de segmento CS No acesso a instruções, o deslocamento é dado pelo conteúdo do registrador IP (Instruction Pointer), que indica a próxima instrução a ser buscada na memória O reg. IP é diferente do contador de programas, que indica a próxima instrução a ser executada Intel 8086 Unidade da Interface de Barramento Acesso a dados em memória acontecem dentro do segmento indicado pelo registrador DS, e o deslocamento é gerado pelo programa, de acordo com o modo de endereçamento usado Acesso a dados também podem ocorrer dentro do segmento extra, apontado pelo registrador ES Acesso à pilha ocorrem dentro do segmento de pilha indicado pelo registrador SS

5 Intel 8086 Busca Antecipada de Instruções O 8086 conta com um mecanismo de busca antecipada de instruções (instruction prefetch), para que o passo de busca de instrução seja desvinculado dos demais passos de execução da instrução Desta forma, novas instruções podem ser buscadas antecipadamente enquanto uma instrução anterior ainda está sendo executada Na busca antecipada, a fase de busca e a fase de execução são separadas, e o tempo de busca da instrução seguinte é mascarado pelo tempo de execução da instrução corrente. Intel 8086 Busca Antecipada de Instruções Na busca antecipada de instruções, é utilizada uma fila de instruções, para manter as instruções buscadas antecipadamente, até serem buscadas pela EU Uma instrução trazida antecipadamente permanece nesta fila até ser retirada pela EU Em uma arquitetura sem busca antecipada, o PC indica a próxima instrução a ser executada, que é exatamente a próxima instrução a ser buscada Intel 8086 Busca Antecipada de Instruções A busca antecipada reduz o tempo médio de conclusão de cada instrução Consequentemente, o tempo para executar um certo número de instruções é menor, otimizando o desempenho Após o 8086, várias técnicas de paralelismo de operações foram desenvolvidas, como no pipelining e arquiteturas super-escalares 19 Intel 8086 conjunto de instruções As instruções do 8086 podem ser classificas nos seguintes grupos: Instruções aritméticas; Instruções lógicas; Instruções de manipulação de strings; Instruções de transferência de dados; Instruções de transferência de controle. A arquitetura do 8086 é do tipo memória-registrador, logo, as operações lógicas e aritméticas especificam explicitamente 2 operandos, sendo que que um deles atua como operando-fonte e operando-destino Apenas um dos operandos pode se encontrar na memória 20 5

6 Intel 8086 conjunto de instruções As instruções aritméticas operam sobre números de 8 ou 16 bits, com ou sem sinal Estão disponíveis instruções aritméticas específicas para BDC As instruções lógicas implementam as operações booleanas básicas, instruções para deslocamento aritmético e instruções para rotação do conteúdo de registradores Operações de manipulação de strings incluem: movimentação entre regiões de memória, comparação, procura de caracteres dentro da string e transferência entre registradores e a memória Intel 8086 conjunto de instruções As instruções de transferência de dados podem ser: de uso geral, que incluem as transferências de dados entre registradores, registradores e memória e acesso à pilhas; especiais, utilizadas para carregar registradores de segmento, salvar/carregar o registrador de estado e para realizar o acesso a interfaces de E/S Intel 8086 conjunto de instruções Instruções de transferência de controle podem ser classificadas como: Condicionais: um desvio pode ou não ser executado, dependendo se a condição testada pela instrução é ou não verdadeira; Incondicionais: o desvio sempre é efetuado; são instruções de chamada/retorno de rotinas e instruções de controle de loop Estão disponíveis instruções de transferência de controle especiais, como INT, que provoca uma interrupção, usada para implementar uma chamada ao sistema operacional Intel As principais novidades na arquitetura do foram a execução de instruções em pipeline e o suporte para memória virtual Na arquitetura do foi implantado o conceito de unidades independentes, que realizam funções específicas: A unidade de barramento controla os acessos a memória e interfaces de E/S, e realiza a busca antecipada de instruções, colocadas em uma fila na unidade de barramento

7 Intel Intel A unidade de instrução decodifica as instruções, colocando as instruções decodificadas em uma fila; a instrução decodificada fornece de maneira mais detalhada todas as informações necessárias à execução da instrução A unidade de controle, a ULA e o conjunto de registradores formam a unidade de execução A unidade de execução retira da fila da UI as instruções já decodificadas A ULA do é de 16 bits e o conjunto de registradores é idêntico ao do Intel A unidade de endereço é responsável por controlar a memória virtual, o que torna possível a execução de programas com tamanho de código maior do que a capacidade da memória principal 27 Intel modos de operação O pode operar em dois modos, chamados modo real e modo protegido No modo real, o opera com um modelo de memória semelhante ao do 8086, contando com uma memória segmentada de 1 Mbyte No modo protegido é utilizada a memória virtual; neste modo, é dividida em segmentos, cada um com 64 Kbytes de capacidade Em teoria, seria possível executar programas com até 1 Gbyte de tamanho, mas devido ao barramento de endereço externo de 24 bits, o tamanho máximo de MP é de 16 Mbytes 28 7

8 Intel modos de operação No modo protegido é possível a execução de sistemas operacionais multiprogramados de maneira mais eficiente, uma vez que provê proteção entre segmentos pertencentes a diferentes programas É importante observar que estes dois modos de operação são estáticos: quando o é iniciado, começa a operar no modo real; a execução de uma instrução especial comuta sua operação para o modo protegido, e permanece neste modo até que seja reiniciado 29 Intel modos de operação Programas para o 8086 não podem ser executados no modo protegido, pois quando o sistema passa a funcionar neste modo, os registradores de segmento assumem funções diferentes daquelas no 8086 (uma limitação corrigida no 80386) As diversas unidades no podem operar simultaneamente, realizando tarefas que fazem parte da execução de diferentes instruções, implementando a técnica conhecida como pipeline; no 8086 a execução é puramente sequencial 30 Devido a um período de transição, foram lançadas duas versões do : SX: barramento de dados externo é de 16 bits; DX: barramento de dados externo é de 32 bits; A arquitetura do é formada por oito unidades lógicas, cujas funções básicas são: Bus Interface Unit (Unidade de barramento): responsável por controlar os acessos externos à memória e interfaces de E/S; recebe os pedidos de acesso à memória de várias outras unidades

9 Prefetch unit: realiza a busca antecipada de instruções; possui uma fila de instruções, com capacidade de 16 bytes, que solicita acessos à memória para a unidade de barramento sempre que a fila estiver parcialmente vazia ou quando uma instrução de transferência de controle é executada Decode unit: retira uma instrução da fila de instruções e gera uma instrução decodificada, que é armazenada na fila de instruções decodificadas (decoded queue) que, por sua vez, são retiradas pela unidade de controle para serem executadas A unidade de dados (data unit) é formada por uma ULA e um conjunto de registradores de 32 bits, representado abaixo: AH AX AL BH BX BL CH CX CL DH DX DL EAX EBX ECX EDX ESP EBP ESI EDI Existem 4 registradores de dados de 32 bits (EAX, EBX, ECX e EDX) nos quais podem ser feitos acessos a metade inferior de cada um, como registradores de 16 bits (AX, BX, CX e DX) que, por sua vez, podem ser considerados como formados por dois registradores de 8 bits, mantendo a compatibilidade com arquiteturas anteriores Os registradores apontadores ESP e EBP e os registradores indexadores ESI e EDI são realizados acesso apenas como registradores de 32 bits 35 A memória virtual do é gerenciada pela três unidades restantes: protection unit, segmentation unit e paging unit O implementa um modelo de memória virtual organizada em segmentos e páginas; A unidade de proteção verifica se um endereço se encontra dentro dos limites de um segmento; As unidades de segmentação e paginação realizam a conversão entre endereços virtuais e endereços reais 36 9

10 Além dos modos real e protegido, já existentes no 80286, o possui mais um modo, chamado modo 8086 virtual Neste modo, programas desenvolvidos para o 8086 podem ser executados em um ambiente multiprogramado protegido No é possível comutar livremente do modo protegido para o modo real e vice-versa, o que ocorre, por exemplo, na abertura de uma janela MS-DOS na interface gráfica Windows (que executa em modo protegido), possibilitando a execução de programas escritos para o 8086 (modo virtual) A arquitetura do inclui todas as instruções disponíveis nas versões anteriores, além de várias outras, com destaque para as de teste de bits, procura de caracteres em strings e movimentação e conversão de dados No estão disponíveis 11 modos de endereçamento (incluindo os usados em versões anteriores) além de um novo componente utilizado no cálculo do endereço efetivo, chamado escala (scale) Escala é um fator (1, 2, 4 ou 8) que multiplica o índice nos modos de endereçamento indexado A escala facilita o acesso a vetores com elementos de 16, 32 ou 64 bits; por exemplo, para percorrer um vetor com elementos de 32 bits, são necessários incrementos de 4 bytes no endereço efetivo Se for utilizada uma escala 4, cada incremento de 1 do índice resulta, após a multiplicação do índice pela escala, no incremento de 4 bytes no endereço efetivo Intel Do ponto de vista arquitetural, o é basicamente uma extensão da arquitetura do 80386, contendo uma memória cache de 8 Kbytes e uma unidade de ponto flutuante Em sistemas baseados no a memória cache e a unidade de ponto flutuante são externos ao processador

11 Intel Intel Uma estratégia de mercado muito utilizada nesta época e que é empregada até hoje são as diferentes versões de implementação, oferecendo diferentes recursos com custos variados SX: não possui a unidade de ponto flutuante integrada com o processador, apenas a memória cache DX: possui unidade de ponto flutuante e cache integradas com o processador; a frequência de clock do processador é a mesma usada nos ciclos de barramento para acessos à memória e interfaces de E/S Intel DX2: a frequência de clock interna ao processador é o dobro da frequência externa usada nos ciclos de barramento, o que permite a compatibilidade entre versões mais novas do processador com hardware de sistemas mais antigos e lentos Foi lançada ainda uma versão DX4 do 80486, com o clock interno triplicado, mas ficou pouco conhecida por ter sido lançada após o Pentium Intel memória cache O possui uma cache com capacidade de 8 kbytes, para o armazenamento de instruções e dados, organizada em 128 conjuntos de 4 linhas cada tag controle linha 0 (16 bytes) linha 1 linha 2 conjunto 0 linha conjunto

12 Intel memória cache Intel memória cache O 80486, assim como a maioria dos processadores, utiliza um modelo de cache n- associativa por conjunto Um endereço de cache é composto pelos seguintes campos: Byte, formado pelos 4 bits menos significativos; Conjunto, formado pelos 7 bits seguintes; Tag, formado pelos 21 bits mais significativos do endereço. Observe que o tamanho destes campos está relacionado com a configuração da cache, que pode variar entre diferentes processadores Intel memória cache A não coincidência do tag do endereço com os tags armazenados no conjunto indica que o byte referenciado não se encontra na cache (cache miss) É usado um bit de controle para saber se o bloco armazenado em uma linha selecionado foi ou não modificado desde o seu carregamento na cache No caso da substituição de blocos, o bit de controle serve para determinar se o bloco selecionado pode ser simplesmente descartado ou deve atualizar o dado correspondente na M.P. 47 Intel memória cache A memória cache no utiliza a política de substituição LRU (Least Recently Used) Para minimizar os caches misses residuais, o implementa uma memória cache secundária, em uma estrutura conhecida como memória cache de dois níveis A quantidade de memória cache varia dependendo do modelo do 80486; a cache primária é integrada ao processador e possui um tamanho de no máximo 64 Kbytes; a cache secundária é externa ao processador e pode chegar a capacidade de 512 Kbytes 48 12

13 Como possui suporte a memória virtual, o pode operar em dois modos: No modo real, o mecanismo de memória virtual é desativado, e o modelo de memória é idêntico ao do 8086: os programas visualizam uma memória segmentada, com um tamanho máximo de 1 Mbyte No modo protegido, o mecanismo de memória virtual é ativado, e o espaço de endereçamento é de 64 Tbytes, enquanto o tamanho do espaço de endereçamento real é de 4 Gbytes O uso da memória virtual requer uma unidade de MMU (Memory Management Unit), que contém o hardware necessário ao uso da memória virtual 49 O suporta os modelos de memória virtual segmentada e paginada O endereçamento virtual é organizado em segmentos com tamanho entre 1 byte e 4 Gbytes, e cada segmento, por sua vez, pode ser subdivido em páginas com 4 Kbytes de tamanho O exemplo a seguir ilustra duas situações: na primeira, a utilização de memória virtual apenas segmentada; na segunda, com a paginação ativada, o DAT de segmentação gera um endereço linear, que por sua vez é convertido pelo DAT de paginação no endereço real 50 Na M.V. segmentada, o DAT considera que os endereços virtuais são formados por um seletor de segmento (segment selector) de 14 bits e um deslocamento (offset) de 32 bits O seletor de segmento é formado pelos 14 bits mais significativos de um dos registradores de segmento disponíveis OBS: DAT (Dynamic Address Translator): realiza o mapeamento entre um endereço físico real e um endereço virtual, gerado pelo sistema O deslocamento é o próprio endereço gerado pelo programa, e indica a posição do byte onde será feito o acesso em relação ao início do segmento

14 segmentada segmentada Os 13 bits mais significativos do seletor de segmento são usados para indexar uma tabela de descritores A tabela de descritores desempenha o papel da tabela de mapeamento: cada entrada da tabela contém um descritor de segmento que, dentre outras informações, indica o endereço-base do segmento na memória principal O endereço-base da tabela de descritores é armazenada em um registrador específico, o DTR (Description Table Register) segmentada segmentada O seletor de segmento é concatenado ao endereço em DRT, resultando no endereço de um descritor de segmento O deslocamento é então somado ao endereçobase do segmento indicado pelo descritor de segmento, resultando no endereço real do byte referenciado

15 paginada Na paginação do 80486, o mapeamento é feito em dois níveis: primeiro, existe uma tabela de diretório, que indica os endereços-base das tabelas no segundo nível Cada tabela no segundo nível é chamada de tabela de página, e contém os endereços-base das páginas na memória principal paginada O campo recebido do DAT de segmentação é dividido logicamente em três campos: Diretório: com 10 bits, para acessar uma entrada na tabela de diretório; Tabela: com 10 bits, é usado para o acesso a uma entrada em uma das tabelas de página; Deslocamento: com 12 bits, indica a posição do byte dentro da página paginada 59 15

2 - Processadores. CEFET-RS Curso de Eletrônica. Organização de Computadores. Profs. Roberta Nobre & Sandro Silva

2 - Processadores. CEFET-RS Curso de Eletrônica. Organização de Computadores. Profs. Roberta Nobre & Sandro Silva CEFET-RS Curso de Eletrônica 2 - Processadores Profs. Roberta Nobre & Sandro Silva robertacnobre@gmail.com e sandro@cefetrs.tche.br Microprocessador 8086 FX ULA AH AL BH BL CH CL DH DL BP SI DI SP (AX)

Leia mais

Linguagem de Montagem

Linguagem de Montagem Linguagem de Montagem Organização do PC Slides baseados em material associado ao livro Introduction to Assembly Language Programming, Sivarama Dandamudi 1 Processador Pentium Lançado em 1993 Versão melhorada

Leia mais

PROFESSOR ÉVERSON MATIAS DE MORAIS SISTEMAS OPERACIONAIS. Sistemas operacionais (so) Roteiro

PROFESSOR ÉVERSON MATIAS DE MORAIS SISTEMAS OPERACIONAIS. Sistemas operacionais (so) Roteiro PROFESSOR ÉVERSON MATIAS DE MORAIS Graduação em Processamento de Dados Especialização em Ciência da Computação Mestrado em Ciência da Computação SISTEMAS OPERACIONAIS Aula 1 Sistemas operacionais (so)

Leia mais

3/9/2010. Ligação da UCP com o barramento do. sistema. As funções básicas dos registradores nos permitem classificá-los em duas categorias:

3/9/2010. Ligação da UCP com o barramento do. sistema. As funções básicas dos registradores nos permitem classificá-los em duas categorias: Arquitetura de Computadores Estrutura e Funcionamento da CPU Prof. Marcos Quinet Universidade Federal Fluminense P.U.R.O. Revisão dos conceitos básicos O processador é o componente vital do sistema de

Leia mais

ARQUITETURA DE COMPUTADORES

ARQUITETURA DE COMPUTADORES 01001111 01110010 01100111 01100001 01101110 01101001 01111010 01100001 11100111 11100011 01101111 00100000 01100100 01100101 00100000 01000011 01101111 01101101 01110000 01110101 01110100 01100001 01100100

Leia mais

Infraestrutura de Hardware. Memória Virtual

Infraestrutura de Hardware. Memória Virtual Infraestrutura de Hardware Memória Virtual Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e executado pelo HW? Qual é a interface

Leia mais

Evolução dos Processadores

Evolução dos Processadores Evolução dos Processadores Arquitetura Intel Arquitetura x86 Micro Arquitetura P5 P6 NetBurst Core Processador Pentium Pentium Pro Pentium II Pentium III Pentium 4 Pentium D Xeon Xeon Sequence Core 2 Duo

Leia mais

Arquitetura de Computadores. Arquitetura de Computadores 1

Arquitetura de Computadores. Arquitetura de Computadores 1 Computadores Computadores 1 Introdução Componentes: Processador; UC; Registradores; ALU s, FPU s, etc. Memória (Sistema de armazenamento de informações; Dispositivo de entrada e saída. Computadores 2 Introdução

Leia mais

MODELO DE S.O. DEFINIÇÕES

MODELO DE S.O. DEFINIÇÕES MODELO DE S.O. Organização em camadas A: hardware B: núcleo (kernel) drivers, gerenciador de tarefas, controlador de interrupções, gerenciador de memória C: Gerenciador de arquivos e controle de I/O D:

Leia mais

Arquitetura de Computadores

Arquitetura de Computadores Arquitetura de Computadores Prof. Fábio M. Costa Instituto de Informática UFG 1S/2004 ISA: Arquitetura de Conjunto de Instruções Roteiro Introdução Classificação de conjuntos de instruções Endereçamento

Leia mais

Arquitetura de Computadores - Revisão -

Arquitetura de Computadores - Revisão - Arquitetura de Computadores - Revisão - Principais funções de um Sistema Operacional Componentes básicos da Arquitetura Barramentos Registradores da CPU Ciclo de Instruções Interrupções Técnicas de E/S

Leia mais

O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware

O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware 1 2 Revisão de Hardware 2.1 Hardware O hardware é a parte física do computador, como o processador, memória, placamãe, entre outras. Figura 2.1 Sistema Computacional Hardware 2.1.1 Processador O Processador

Leia mais

Arquitetura de Computadores. Prof. João Bosco Jr.

Arquitetura de Computadores. Prof. João Bosco Jr. Arquitetura de Computadores Prof. João Bosco Jr. Unidade II Aula 1 Nível ISA Posicionado entre a microarquitetura e o SO Define a arquitetura (Conjunto de Instruções) É a interface entre o Software e o

Leia mais

Introdução. ULA: Faz os Cálculos UC: Como isso tudo ocorre?

Introdução. ULA: Faz os Cálculos UC: Como isso tudo ocorre? Introdução ULA: Faz os Cálculos UC: Controla a execução do programa (ordem de leitura das instruções) Traz dados da memória e dispositivos para os registradores Comanda a ULA Como isso tudo ocorre? A UNIDADE

Leia mais

Sistemas Operacionais. Revisando alguns Conceitos de Hardware

Sistemas Operacionais. Revisando alguns Conceitos de Hardware Sistemas Operacionais Revisando alguns Conceitos de Hardware Sumário Hardware Processador Memória principal Cache Memória secundária Dispositivos de E/S e barramento Pipelining Arquiteturas RISC e CISC

Leia mais

28/9/2010. Paralelismo no nível de instruções Processadores superescalares

28/9/2010. Paralelismo no nível de instruções Processadores superescalares Arquitetura de Computadores Paralelismo no nível de instruções Processadores superescalares Prof. Marcos Quinet Universidade Federal Fluminense P.U.R.O. Processadores superescalares A partir dos resultados

Leia mais

Os textos nestas caixas foram adicionados pelo Prof. Joubert

Os textos nestas caixas foram adicionados pelo Prof. Joubert William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 4 Memória cache Os textos nestas caixas foram adicionados pelo Prof. Joubert slide 1 Características Localização. Capacidade.

Leia mais

ARQUITETURA DE COMPUTADORES - 1866

ARQUITETURA DE COMPUTADORES - 1866 7 Unidade Central de Processamento (UCP): O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento e de controle, durante a execução de um

Leia mais

Microprocessadores II - ELE 1084

Microprocessadores II - ELE 1084 Microprocessadores II - ELE 1084 CAPÍTULO III OS PROCESSADORES 3.1 Gerações de Processadores 3.1 Gerações de Processadores Primeira Geração (P1) Início da arquitetura de 16 bits CPU 8086 e 8088; Arquiteturas

Leia mais

Sistemas Computacionais II Professor Frederico Sauer

Sistemas Computacionais II Professor Frederico Sauer Sistemas Computacionais II Professor Frederico Sauer Livro-texto: Introdução à Organização de Computadores 4ª edição Mário A. Monteiro Livros Técnicos e Científicos Editora. Atenção: Este material não

Leia mais

O Nível ISA. Modelo de programação Arquitecturas CISC e RISC Introdução ao IA-32 da Intel

O Nível ISA. Modelo de programação Arquitecturas CISC e RISC Introdução ao IA-32 da Intel O Nível ISA Modelo de programação Arquitecturas CISC e RISC Introdução ao IA-32 da Intel Nível ISA (Instruction Set Architecture) Tipos de dados Inteiros (1, 2, 4 ou 8 bytes) Servem também para representar

Leia mais

Organização de Computadores 1

Organização de Computadores 1 Organização de Computadores 1 5 CONJUNTO DE INSTRUÇÕES Prof. Luiz Gustavo A. Martins Introdução O que é um conjunto de instruções? Coleção completa das instruções que a CPU é capaz de executar (entende).

Leia mais

Informática Básica. Arquitetura de Computadores. Marcelo Diniz http://marcelovcd.wordpress.com/

Informática Básica. Arquitetura de Computadores. Marcelo Diniz http://marcelovcd.wordpress.com/ Arquitetura de Computadores Marcelo Diniz http://marcelovcd.wordpress.com/ Hardware Três subsistemas básicos Unidade Central de processamento Memória principal Dispositivos de Entrada e Saída Também chamados

Leia mais

SIS17 - Arquitetura de Computadores

SIS17 - Arquitetura de Computadores SIS17 - Arquitetura de Computadores Organização Básica B de Computadores (Parte I) Organização Básica B de Computadores Composição básica b de um Computador eletrônico digital Processador Memória Memória

Leia mais

Campus Capivari Análise e Desenvolvimento de Sistemas (ADS) Prof. André Luís Belini E-mail: prof.andre.luis.belini@gmail.com /

Campus Capivari Análise e Desenvolvimento de Sistemas (ADS) Prof. André Luís Belini E-mail: prof.andre.luis.belini@gmail.com / Campus Capivari Análise e Desenvolvimento de Sistemas (ADS) Prof. André Luís Belini E-mail: prof.andre.luis.belini@gmail.com / andre.belini@ifsp.edu.br MATÉRIA: ICO Aula N : 09 Tema: Unidade Central de

Leia mais

2 A unidade central de processamento

2 A unidade central de processamento 2 A unidade central de processamento 2.1 Generalidades A unidade central de processamento ou Central Processing Unit, é o componente mais importante de um computador. Podem existir vários processadores

Leia mais

Unidade Central de Processamento (CPU) Processador. Renan Manola Introdução ao Computador 2010/01

Unidade Central de Processamento (CPU) Processador. Renan Manola Introdução ao Computador 2010/01 Unidade Central de Processamento (CPU) Processador Renan Manola Introdução ao Computador 2010/01 Componentes de um Computador (1) Computador Eletrônico Digital É um sistema composto por: Memória Principal

Leia mais

Organização de Computadores 2005/2006 Processadores Intel

Organização de Computadores 2005/2006 Processadores Intel Organização de Computadores 2005/2006 Processadores Intel Paulo Ferreira paf a dei.isep.ipp.pt Março de 2006 Pré História 2 8080.............................................................................................

Leia mais

Componentes do Computador e. aula 3. Profa. Débora Matos

Componentes do Computador e. aula 3. Profa. Débora Matos Componentes do Computador e modelo de Von Neumann aula 3 Profa. Débora Matos O que difere nos componentes que constituem um computador? Princípios básicos Cada computador tem um conjunto de operações e

Leia mais

Arquitetura de Computadores. Tipos de Instruções

Arquitetura de Computadores. Tipos de Instruções Arquitetura de Computadores Tipos de Instruções Tipos de instruções Instruções de movimento de dados Operações diádicas Operações monádicas Instruções de comparação e desvio condicional Instruções de chamada

Leia mais

Unidade Central de Processamento

Unidade Central de Processamento Unidade Central de Processamento heloar.alves@gmail.com Site: heloina.com.br 1 CPU A Unidade Central de Processamento (UCP) ou CPU (Central Processing Unit), também conhecida como processador, é responsável

Leia mais

ANHANGUERA EDUCACIONAL. Capítulo 2. Conceitos de Hardware e Software

ANHANGUERA EDUCACIONAL. Capítulo 2. Conceitos de Hardware e Software ANHANGUERA EDUCACIONAL Capítulo 2 Conceitos de Hardware e Software Hardware Um sistema computacional é um conjunto de de circuitos eletronicos. Unidade funcionais: processador, memória principal, dispositivo

Leia mais

Memória Cache. Prof. Leonardo Barreto Campos 1

Memória Cache. Prof. Leonardo Barreto Campos 1 Memória Cache Prof. Leonardo Barreto Campos 1 Sumário Introdução; Projeto de Memórias Cache; Tamanho; Função de Mapeamento; Política de Escrita; Tamanho da Linha; Número de Memórias Cache; Bibliografia.

Leia mais

Edeyson Andrade Gomes

Edeyson Andrade Gomes Sistemas Operacionais Conceitos de Arquitetura Edeyson Andrade Gomes www.edeyson.com.br Roteiro da Aula Máquinas de Níveis Revisão de Conceitos de Arquitetura 2 Máquina de Níveis Máquina de níveis Computador

Leia mais

PROJETO LÓGICO DE COMPUTADORES Prof. Ricardo Rodrigues Barcelar http://www.ricardobarcelar.com.br

PROJETO LÓGICO DE COMPUTADORES Prof. Ricardo Rodrigues Barcelar http://www.ricardobarcelar.com.br - Aula 3 - O NÍVEL DA ARQUITETURA DO CONJUNTO DAS INSTRUÇÕES (ISA) (Nível Convencional de Máquina) 1. INTRODUÇÃO Este é o nível responsável por fazer a ligação entra a parte de hardware e a parte de software

Leia mais

Processadores. Prof. Alexandre Beletti Ferreira

Processadores. Prof. Alexandre Beletti Ferreira Processadores Prof. Alexandre Beletti Ferreira Introdução O processador é um circuito integrado de controle das funções de cálculos e tomadas de decisão de um computador. Também é chamado de cérebro do

Leia mais

Processador ( CPU ) E/S. Memória. Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento

Processador ( CPU ) E/S. Memória. Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento 1 Processadores Computador Processador ( CPU ) Memória E/S Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento 2 Pastilha 3 Processadores (CPU,, Microcontroladores)

Leia mais

Unidade 11: A Unidade de Controle Prof. Daniel Caetano

Unidade 11: A Unidade de Controle Prof. Daniel Caetano Arquitetura e Organização de Computadores 1 Unidade 11: A Unidade de Controle Prof. Daniel Caetano Objetivo: Apresentar as funções o mecanismo de atuação da Unidade de Controle. Bibliografia: - STALLINGS,

Leia mais

31/10/2011. Modos de Operação. Modo Protegido. Endereçamento de Memória. Modo Protegido e Modo Longo Uma primeira visão

31/10/2011. Modos de Operação. Modo Protegido. Endereçamento de Memória. Modo Protegido e Modo Longo Uma primeira visão Modos de Operação Modo Protegido e Modo Longo Uma primeira visão Prof. Eduardo Tavares eagt@cin.ufpe.br Modo Protegido Endereçamento de Memória Características Gerais 4 GB Multitarefa Memória Virtual Gerenciamento

Leia mais

CAPÍTULO 6 NÍVEL DE SISTEMA OPERACIONAL. Nível de Sistema Operacional. Nível de Máquina Convencional. Nível de Microprogramação

CAPÍTULO 6 NÍVEL DE SISTEMA OPERACIONAL. Nível de Sistema Operacional. Nível de Máquina Convencional. Nível de Microprogramação CAPÍTULO 6 NÍVEL DE SISTEMA OPERACIONAL 6.1 Introdução Nível que automatiza as funções do operador do sistema. Nível 3 Nível de Sistema Operacional Sistema Operacional Nível 2 Nível de Máquina Convencional

Leia mais

Introdução à Arquitetura de Computadores

Introdução à Arquitetura de Computadores 1 Introdução à Arquitetura de Computadores Hardware e software Organização de um computador: Processador: registradores, ALU, unidade de controle Memórias Dispositivos de E/S Barramentos Linguagens de

Leia mais

ULA Sinais de Controle enviados pela UC

ULA Sinais de Controle enviados pela UC Solução - Exercícios Processadores 1- Qual as funções da Unidade Aritmética e Lógica (ULA)? A ULA é o dispositivo da CPU que executa operações tais como: Adição Subtração Multiplicação Divisão Incremento

Leia mais

Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores.

Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores. Tais operações podem utilizar um (operações unárias) ou dois (operações binárias) valores. 7.3.1.2 Registradores: São pequenas unidades de memória, implementadas na CPU, com as seguintes características:

Leia mais

Sistemas Processadores e Periféricos Aula 9 - Revisão

Sistemas Processadores e Periféricos Aula 9 - Revisão Sistemas Processadores e Periféricos Aula 9 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão

Leia mais

Memória. Espaço de endereçamento de um programa Endereços reais e virtuais Recolocação dinâmica Segmentação

Memória. Espaço de endereçamento de um programa Endereços reais e virtuais Recolocação dinâmica Segmentação Memória Espaço de endereçamento de um programa Endereços reais e virtuais Recolocação dinâmica Segmentação Espaço de endereçamento de um programa Para ser executado, um programa tem de ser trazido para

Leia mais

Microprocessadores II - ELE 1084

Microprocessadores II - ELE 1084 Microprocessadores II - ELE 1084 CAPÍTULO III OS PROCESSADORES 3.1 Gerações de Processadores 3.1 Gerações de Processadores Primeira Geração (P1) Início da arquitetura de 16 bits CPU 8086 e 8088; 20 bits

Leia mais

O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema.

O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema. O processador é composto por: Unidade de controlo - Interpreta as instruções armazenadas; - Dá comandos a todos os elementos do sistema. Unidade aritmética e lógica - Executa operações aritméticas (cálculos);

Leia mais

28/9/2010. Unidade de Controle Funcionamento e Implementação

28/9/2010. Unidade de Controle Funcionamento e Implementação Arquitetura de Computadores Unidade de Controle Funcionamento e Implementação Prof. Marcos Quinet Universidade Federal Fluminense P.U.R.O. Operação da Unidade de Controle Unidade de controle: parte do

Leia mais

Estrutura de um Computador

Estrutura de um Computador SEL-0415 Introdução à Organização de Computadores Estrutura de um Computador Aula 7 Prof. Dr. Marcelo Andrade da Costa Vieira MODELO DE VON NEUMANN PRINCÍPIOS A arquitetura de um computador consiste de

Leia mais

Microprocessadores. Prof. Leonardo Barreto Campos 1

Microprocessadores. Prof. Leonardo Barreto Campos 1 Microprocessadores Prof. Leonardo Barreto Campos 1 Sumário Introdução; Arquitetura de Microprocessadores; Unidade de Controle UC; Unidade Lógica Aritméticas ULA; Arquitetura de von Neumann; Execução de

Leia mais

Nível da Microarquitetura

Nível da Microarquitetura Nível da Microarquitetura (Aula 10) Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação I Eng. Elétrica 2007/2 Agradecimentos: Camilo Calvi - LPRM/DI/UFES Máquina de Vários Níveis Modernas (ISA)

Leia mais

Unidade: Unidade Lógica e Aritmética e Registradores. Unidade I:

Unidade: Unidade Lógica e Aritmética e Registradores. Unidade I: Unidade: Unidade Lógica e Aritmética e Registradores Unidade I: 0 Unidade: Unidade Lógica e Aritmética e Registradores UNIDADE LÓGICA E ARITMÉTICA E REGISTRADORES O Processador é um chip com milhares de

Leia mais

BARRAMENTO DO SISTEMA

BARRAMENTO DO SISTEMA BARRAMENTO DO SISTEMA Memória Principal Processador Barramento local Memória cachê/ ponte Barramento de sistema SCSI FireWire Dispositivo gráfico Controlador de vídeo Rede Local Barramento de alta velocidade

Leia mais

Primeiro nível desenvolvido, historicamente Atualmente existente entre o nível da microarquitetura e do sistema operacional

Primeiro nível desenvolvido, historicamente Atualmente existente entre o nível da microarquitetura e do sistema operacional Capítulo 5 Nível ISA Primeiro nível desenvolvido, historicamente Atualmente existente entre o nível da microarquitetura e do sistema operacional Compatibilidade com os níveis ISA anteriores!! => Pressão

Leia mais

Gerência de Memória. Paginação

Gerência de Memória. Paginação Gerência de Memória Paginação Endereçamento Virtual (1) O programa usa endereços virtuais É necessário HW para traduzir cada endereço virtual em endereço físico MMU: Memory Management Unit Normalmente

Leia mais

Sistemas Operacionais

Sistemas Operacionais Sistemas Operacionais Sistemas de Entrada/Saída Princípios de Hardware Sistema de Entrada/Saída Visão Geral Princípios de Hardware Dispositivos de E/S Estrutura Típica do Barramento de um PC Interrupções

Leia mais

Introdução à Arquitetura e Linguagem Assembly de Processadores IA-32

Introdução à Arquitetura e Linguagem Assembly de Processadores IA-32 Introdução à Arquitetura e Linguagem Assembly de Processadores IA-32 Sistemas da Computação Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 CHIP Ano MHz Transistors Mem 8086 1978 5

Leia mais

Arquitetura de Computadores Paralelismo, CISC X RISC, Interpretação X Tradução, Caminho de dados

Arquitetura de Computadores Paralelismo, CISC X RISC, Interpretação X Tradução, Caminho de dados Arquitetura de Computadores Paralelismo, CISC X RISC, Interpretação X Tradução, Caminho de dados Organização de um Computador Típico Memória: Armazena dados e programas. Processador (CPU - Central Processing

Leia mais

Sistemas Operacionais. Prof. M.Sc. Sérgio Teixeira. Aula 03 Conceitos de Hardware e Software parte 01. Cursos de Computação

Sistemas Operacionais. Prof. M.Sc. Sérgio Teixeira. Aula 03 Conceitos de Hardware e Software parte 01. Cursos de Computação Cursos de Computação Sistemas Operacionais Prof. M.Sc. Sérgio Teixeira Aula 03 Conceitos de Hardware e Software parte 01 Referência: MACHADO, F.B. ; MAIA, L.P. Arquitetura de Sistemas Operacionais. 4.ed.

Leia mais

2. A influência do tamanho da palavra

2. A influência do tamanho da palavra 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante a execução de

Leia mais

Arquitectura de Computadores II. Medição de desempenho

Arquitectura de Computadores II. Medição de desempenho Arquitectura de Computadores II LESI - 3º Ano Medição de desempenho João Luís Ferreira Sobral Departamento do Informática Universidade do Minho Abril 2002 1. Introdução A medição de desempenho pretende

Leia mais

Diminui o gargalo existente entre processador e memória principal; 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP;

Diminui o gargalo existente entre processador e memória principal; 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP; Diminui o gargalo existente entre processador e memória principal; Diferença de velocidade 5 a 10 vezes mais rápidas que a memória principal; Ligada diretamente à MP; Tecnologia semelhante à da CPU e,

Leia mais

AULA4: PROCESSADORES. Figura 1 Processadores Intel e AMD.

AULA4: PROCESSADORES. Figura 1 Processadores Intel e AMD. AULA4: PROCESSADORES 1. OBJETIVO Figura 1 Processadores Intel e AMD. Conhecer as funcionalidades dos processadores nos computadores trabalhando suas principais características e aplicações. 2. INTRODUÇÃO

Leia mais

Computadores de Programação (MAB353)

Computadores de Programação (MAB353) Computadores de Programação (MAB353) Aula 8: 04 de maio de 2010 1 Formatos de instruções MIPS 2 Endereçamento de operandos imediatos de 32 bits Endereçamento em desvios Modos de endereçamento do MIPS 3

Leia mais

Componentes básicos de um sistema computacional. Cap. 1 (Stallings)

Componentes básicos de um sistema computacional. Cap. 1 (Stallings) Componentes básicos de um sistema computacional Cap. 1 (Stallings) 1 Sistema de Operação Explora recursos de hardware de um ou mais processadores Provê um conjunto de serviços aos utilizadores Gerencia

Leia mais

CAPÍTULO 3 NÍVEL ISA. 3.1 Introdução ao Nível de Arquitetura do Conjunto de Instruções

CAPÍTULO 3 NÍVEL ISA. 3.1 Introdução ao Nível de Arquitetura do Conjunto de Instruções CAPÍTULO 3 NÍVEL ISA 3.1 Introdução ao Nível de Arquitetura do Conjunto de Instruções O Nível de Arquitetura do Conjunto de Instruções (ISA - Instruction Set Architecture) é a interface entre software

Leia mais

Nível 3 Sistema Operacional

Nível 3 Sistema Operacional Nível 3 Sistema Operacional Universidade Tuiuti do Paraná UTP Faculdade de Ciências Exatas - FACET Tecnologia de Análise e Desenvolvimento de Sistemas Organização de Computadores Prof. André Luiz 1 Nível

Leia mais

FACULDADE PITÁGORAS PRONATEC

FACULDADE PITÁGORAS PRONATEC FACULDADE PITÁGORAS PRONATEC DISCIPLINA: ARQUITETURA DE COMPUTADORES Prof. Ms. Carlos José Giudice dos Santos carlos@oficinadapesquisa.com.br www.oficinadapesquisa.com.br Objetivos Ao final desta apostila,

Leia mais

Capítulo 1 Introdução

Capítulo 1 Introdução Capítulo 1 Introdução Programa: Seqüência de instruções descrevendo como executar uma determinada tarefa. Computador: Conjunto do hardware + Software Os circuitos eletrônicos de um determinado computador

Leia mais

11- Tornar transparente para o processador os detalhes de operação e controle dos dispositivos periféricos.

11- Tornar transparente para o processador os detalhes de operação e controle dos dispositivos periféricos. 1- O componente principal e chamado de célula de bit. 2- A célula de bit é um circuito eletrônico que armazena um bit de informação. 3- O menor conjunto de células de bits que é acessado pelo processador

Leia mais

Organização de Computadores 1

Organização de Computadores 1 Organização de Computadores 1 3.1 CPU: Unidade de Processamento Central Prof. Luiz Gustavo A. Martins Arquitetura de von Newmann Unidade de Processamento Central (CPU): Memória Principal Unidade de Processamento

Leia mais

Visão Geral de Pipelining

Visão Geral de Pipelining Pipeline Visão Geral de Pipelining Instruções MIPS têm mesmo tamanho Mais fácil buscar instruções no primeiro estágio e decodificar no segundo estágio IA-32 Instruções variam de 1 byte a 17 bytes Instruções

Leia mais

Visão Geral de Sistemas Operacionais

Visão Geral de Sistemas Operacionais Visão Geral de Sistemas Operacionais Sumário Um sistema operacional é um intermediário entre usuários e o hardware do computador. Desta forma, o usuário pode executar programas de forma conveniente e eficiente.

Leia mais

Sistemas Operacionais

Sistemas Operacionais Sistemas Operacionais SISTEMAS DE ARQUIVOS MACHADO/MAIA: CAPÍTULO 11 Prof. Pedro Luís Antonelli Anhanguera Educacional SISTEMAS DE ARQUIVOS - INTRODUÇÃO O armazenamento e a recuperação de informações é

Leia mais

Organização de Computadores 2005/2006 Processadores Intel

Organização de Computadores 2005/2006 Processadores Intel GoBack Organização de Computadores 2005/2006 Processadores Intel Paulo Ferreira paf a dei.isep.ipp.pt Março de 2006 ORGC Processadores Intel slide 1 Pré 8080 8086 80286 Pré ORGC Processadores Intel slide

Leia mais

Organização Básica do Computador

Organização Básica do Computador Organização Básica do Computador Modelo de Von Neumann MEMÓRIA ENTRADA ARITMÉTICA LÓGICA SAÍDA CONTROLE Modelo de Von Neumann Introduziu o conceito do computador controlado por programa armazenado. Todo

Leia mais

Arquitetura de Computadores. Sistemas Operacionais IV

Arquitetura de Computadores. Sistemas Operacionais IV Arquitetura de Computadores Sistemas Operacionais IV Introdução Multiprogramação implica em manter-se vários processos na memória. Memória necessita ser alocada de forma eficiente para permitir o máximo

Leia mais

3. Arquitetura Básica do Computador

3. Arquitetura Básica do Computador 3. Arquitetura Básica do Computador 3.1. Modelo de Von Neumann Dar-me-eis um grão de trigo pela primeira casa do tabuleiro; dois pela segunda, quatro pela terceira, oito pela quarta, e assim dobrando sucessivamente,

Leia mais

ARQUITETURA DE COMPUTADORES II

ARQUITETURA DE COMPUTADORES II ARQUITETURA DE COMPUTADORES II UNIDADE 2: GERÊNCIA DE MEMÓRIA Conteúdo: INTRODUÇÃO 2 Exemplo da Biblioteca 2 2 HIERARQUIA DE MEMÓRIA 4 3 GERÊNCIA DE MEMÓRIAS CACHE 6 3 Mapeamento de endereços em memória

Leia mais

John von Neumann(Budapeste. Desenvolvido no IAS(Institute of Advanced Studies-Princeton\USA). Iniciado em1946 e finalizado em 1952

John von Neumann(Budapeste. Desenvolvido no IAS(Institute of Advanced Studies-Princeton\USA). Iniciado em1946 e finalizado em 1952 1 Arquitetura Von Neumann - notas de aula 1º.sem.2012 1. Modelo de Von Neumann John von Neumann(Budapeste -28/12/1903) e colaboradores. Conceito de programa armazenado na memória Desenvolvido no IAS(Institute

Leia mais

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal

Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal. Memória principal Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal Organização Operações de leitura e escrita Capacidade http://www.ic.uff.br/~debora/fac! 1 2 Componente de um sistema

Leia mais

x86 Assembly Mini-Course

x86 Assembly Mini-Course x86 Assembly Mini-Course Part 1 Bruno P. Evangelista bpevangelista@gmail.com Introdução Assembly é uma linguagem de programação de baixo nível em formato mnemonico Ela possibilita trabalhar diretamente

Leia mais

CAPÍTULO 2 ORGANIZAÇÃO DE COMPUTADORES

CAPÍTULO 2 ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 2 ORGANIZAÇÃO DE COMPUTADORES 2.1 Organização de um Computador Típico : Armazena dados e programas. Processador (CPU - Central Processing Unit): Executa programas armazenados na memória, interpretando

Leia mais

Arquitetura de Computadores - Processadores Superescalares. por Helcio Wagner da Silva

Arquitetura de Computadores - Processadores Superescalares. por Helcio Wagner da Silva Arquitetura de Computadores - Processadores Superescalares por Helcio Wagner da Silva Introdução O Pipeline é uma técnica desenvolvida para a melhoria do desempenho frente à execução seqüencial de instruções

Leia mais

CPU Unidade Central de Processamento. História e progresso

CPU Unidade Central de Processamento. História e progresso CPU Unidade Central de Processamento História e progresso O microprocessador, ou CPU, como é mais conhecido, é o cérebro do computador e é ele que executa todos os cálculos e processamentos necessários,

Leia mais

CPU - Significado CPU. Central Processing Unit. Unidade Central de Processamento

CPU - Significado CPU. Central Processing Unit. Unidade Central de Processamento CPU - Significado CPU Central Processing Unit Unidade Central de Processamento CPU - Função Na CPU são executadas as instruções Instrução: comando que define integralmente uma operação a ser executada

Leia mais

ESTUDO SOBRE PROCESSADOR ARM7

ESTUDO SOBRE PROCESSADOR ARM7 UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA CURSO DE CIÊNCIAS DA COMPUTAÇÃO DISCIPLINA: LINGUAGEM ASSEMBLY PROFESSOR GUTO ESTUDO SOBRE PROCESSADOR ARM7 ALUNOS: ERICH

Leia mais

Introdução à Organização de Computadores. Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007

Introdução à Organização de Computadores. Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 Introdução à Organização de Computadores Execução de Programas Prof. Rossano Pablo Pinto, Msc. rossano at gmail com 2 semestre 2007 CPU (Central Processing Unit) é o coordenador de todas as atividades

Leia mais

6 Sistema de Gerenciamento de Memória

6 Sistema de Gerenciamento de Memória 6 Sistema de Gerenciamento de Memória Os sistemas de gerenciamento de memória baseiam-se no princípio de que a quantidade de dados necessária para realizar uma operação pode ser completamente armazenada

Leia mais

Capítulo 4. MARIE (Machine Architecture Really Intuitive and Easy)

Capítulo 4. MARIE (Machine Architecture Really Intuitive and Easy) Capítulo 4 João Lourenço Joao.Lourenco@di.fct.unl.pt Faculdade de Ciências e Tecnologia Universidade Nova de Lisboa 2007-2008 MARIE (Machine Architecture Really Intuitive and Easy) Adaptado dos transparentes

Leia mais

Sistemas de Informação. Sistemas Operacionais 4º Período

Sistemas de Informação. Sistemas Operacionais 4º Período Sistemas de Informação Sistemas Operacionais 4º Período SISTEMA DE ARQUIVOS SUMÁRIO 7. SISTEMA DE ARQUIVOS: 7.1 Introdução; 7.2 s; 7.3 Diretórios; 7.4 Gerência de Espaço Livre em Disco; 7.5 Gerência de

Leia mais

ARQUITETURA DE COMPUTADORES

ARQUITETURA DE COMPUTADORES 1 ARQUITETURA DE COMPUTADORES U C P Prof. Leandro Coelho Plano de Aula 2 Aula Passada Definição Evolução dos Computadores Histórico Modelo de Von-Neumann Básico CPU Mémoria E/S Barramentos Plano de Aula

Leia mais

Arquitetura e Organização de Computadores

Arquitetura e Organização de Computadores UNIVERSIDADE FEDERAL RURAL DO DO SEMI-ÁRIDO DEPARTAMENTO DEPARTAMENTO DE DE CIÊNCIAS CIÊNCIAS EXATAS EXATAS E E NATURAIS NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura

Leia mais

Introdução à Engenharia de Computação

Introdução à Engenharia de Computação Introdução à Engenharia de Computação Tópico: Organização Básica de um Computador Digital Introdução à Engenharia de Computação 2 Componentes de um Computador Computador Eletrônico Digital É um sistema

Leia mais

ULA- Unidade Lógica Aritmética. Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 60h

ULA- Unidade Lógica Aritmética. Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 60h ULA- Unidade Lógica Aritmética. Prof. Rômulo Calado Pantaleão Camara Carga Horária: 60h Sumário Unidade Lógica Aritmetrica Registradores Unidade Lógica Operações da ULA Unidade de Ponto Flutuante Representação

Leia mais

Fundamentos em Informática

Fundamentos em Informática Fundamentos em Informática 04 Organização de Computadores nov/2011 Componentes básicos de um computador Memória Processador Periféricos Barramento Processador (ou microprocessador) responsável pelo tratamento

Leia mais

As características comuns, encontradas na maioria dos processadores RISC são as seguintes:

As características comuns, encontradas na maioria dos processadores RISC são as seguintes: 4 2. COMPARAÇÃO DAS ARQUITETURAS RISC 2.1 - Introdução Os microprocessadores RISC se distinguem por uma série de características comuns, que resultam em uma solução de baixo custo e alto desempenho. Contudo,

Leia mais

Gerenciamento Básico B de Memória Aula 07

Gerenciamento Básico B de Memória Aula 07 BC1518-Sistemas Operacionais Gerenciamento Básico B de Memória Aula 07 Prof. Marcelo Z. do Nascimento marcelo.nascimento@ufabc.edu.br Roteiro Introdução Espaço de Endereçamento Lógico vs. Físico Estratégias

Leia mais

Fundamentos de Arquitetura de Computadores. Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO

Fundamentos de Arquitetura de Computadores. Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO Fundamentos de Arquitetura de Computadores Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO Hardware de um Sistema Computacional Hardware: são os componentes

Leia mais

MICROPROCESSADORES E MICROCONTROLADORES

MICROPROCESSADORES E MICROCONTROLADORES MICROPROCESSADORES E MICROCONTROLADORES Parte 1 José Wilson Lima Nerys www.eee.ufg.br/~jwilson jwilson@eee.ufg.br 1 Prof. José Wilson Lima Nerys 1 Microprocessadores MICROPROCESSADORES E MICROCONTROLADORES

Leia mais