Arquitectura de Computadores

Transcrição

1 Arquitectura de Computadores Memória Secundária (13.4) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 29 de Abril, 2013 José Monteiro (DEI / IST) Arquitectura de Computadores / 22

2 Sumário da Aula espaço de endereçamento virtual unidade de gestão de memória tabelas de páginas hierarquicas TLB José Monteiro (DEI / IST) Arquitectura de Computadores / 22

3 Hierarquia de Memória UCP Registos Cache Memória Primária Memória Secundária José Monteiro (DEI / IST) Arquitectura de Computadores / 22

4 Hierarquia de Memória UCP Registos Cache Memória Primária Memória Secundária Preço em Euros por Megabyte: Cache: 3 DRAM: 0,03 Disco: 0,0003 José Monteiro (DEI / IST) Arquitectura de Computadores / 22

5 Espaço de Endereçamento Virtual Os endereços com que o CPU trabalha definem posições de memória no espaço virtual. Unidade de Gestão de Memória, UGM (Memory Managment Unit, MMU) Unidade responsável pela tradução de endereços virtuais para endereços físicos. José Monteiro (DEI / IST) Arquitectura de Computadores / 22

6 Espaço de Endereçamento Virtual Os endereços com que o CPU trabalha definem posições de memória no espaço virtual. Unidade de Gestão de Memória, UGM (Memory Managment Unit, MMU) Unidade responsável pela tradução de endereços virtuais para endereços físicos. Carregamento de uma posição de memória secundária para memória primária é muito pesado carregar logo um bloco de posições de memória José Monteiro (DEI / IST) Arquitectura de Computadores / 22

7 Memória Paginada A memória está dividida em blocos de tamanho fixo, chamados páginas (cada programa utiliza um conjunto de páginas). A UGM gere uma Tabela de Páginas que mantém para cada página informação sobre: índice da página física protecção As entradas nesta tabela chamam-se Descritores de Página (page table entry, PTE). José Monteiro (DEI / IST) Arquitectura de Computadores / 22

8 Memória Paginada A memória está dividida em blocos de tamanho fixo, chamados páginas (cada programa utiliza um conjunto de páginas). A UGM gere uma Tabela de Páginas que mantém para cada página informação sobre: índice da página física protecção As entradas nesta tabela chamam-se Descritores de Página (page table entry, PTE). Uma página não presente em memória primária tem um descritor de página inválido, causando uma falta de página (page fault). José Monteiro (DEI / IST) Arquitectura de Computadores / 22

9 Memória Paginada A memória está dividida em blocos de tamanho fixo, chamados páginas (cada programa utiliza um conjunto de páginas). A UGM gere uma Tabela de Páginas que mantém para cada página informação sobre: índice da página física protecção As entradas nesta tabela chamam-se Descritores de Página (page table entry, PTE). Uma página não presente em memória primária tem um descritor de página inválido, causando uma falta de página (page fault). O endereço virtual é interpretado como: índice da página virtual deslocamento José Monteiro (DEI / IST) Arquitectura de Computadores / 22

10 Memória Paginada Exemplo: páginas de 4k octetos, memória física de 256M octetos e memória virtual de 32G octetos. Então, a memória física é constituída por 64k (10000h) páginas e a memória virtual por 8M (800000h) páginas. 7FFFFFh 7FFFFEh. FFFFh FFFEh 0h. 00FFFFh 00FFFEh 0h. Endereço Físico Endereço Virtual José Monteiro (DEI / IST) Arquitectura de Computadores / 22

11 Tradução de Endereços Número da página virtual Deslocamento Tabela de páginas 00000h 0001h 00001h 0003h 00002h 0000h 00003h 0002h Memória primária h h h... NULL h 0003 FFFh FFFE 000h FFFF 000h FFFFEh FFFFFh FFFFh FFFEh José Monteiro (DEI / IST) Arquitectura de Computadores / 22

12 Paralelo Cache-Primária vs Primária-Secundária Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual. Bloco? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

13 Paralelo Cache-Primária vs Primária-Secundária Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual. Bloco = página Dimensão? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

14 Paralelo Cache-Primária vs Primária-Secundária Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual. Bloco = página Dimensão: pretende-se grande por ser mais eficiente em termos de acesso ao disco (também diminui dimensão das tabelas de tradução). No entanto, quanto maior for, maior o potencial desperdício (em média, 50% do tamanho da página). Valores típicos são 4k e 8k octetos. José Monteiro (DEI / IST) Arquitectura de Computadores / 22

15 Paralelo Cache-Primária vs Primária-Secundária Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual. Bloco = página Dimensão: pretende-se grande por ser mais eficiente em termos de acesso ao disco (também diminui dimensão das tabelas de tradução). No entanto, quanto maior for, maior o potencial desperdício (em média, 50% do tamanho da página). Valores típicos são 4k e 8k octetos. Onde pode ser colocado um bloco em memória (isto é, associatividade)? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

16 Paralelo Cache-Primária vs Primária-Secundária Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual. Bloco = página Dimensão: pretende-se grande por ser mais eficiente em termos de acesso ao disco (também diminui dimensão das tabelas de tradução). No entanto, quanto maior for, maior o potencial desperdício (em média, 50% do tamanho da página). Valores típicos são 4k e 8k octetos. Onde pode ser colocado um bloco em memória (isto é, associatividade)? Em qualquer lugar da memória, completamente associativa. José Monteiro (DEI / IST) Arquitectura de Computadores / 22

17 Paralelo Cache-Primária vs Primária-Secundária Poĺıtica de substituição? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

18 Paralelo Cache-Primária vs Primária-Secundária Poĺıtica de substituição: LRU (ou aproximação) Gestão por software (SO) logo permitindo maior sofistificação. José Monteiro (DEI / IST) Arquitectura de Computadores / 22

19 Paralelo Cache-Primária vs Primária-Secundária Poĺıtica de substituição: LRU (ou aproximação) Gestão por software (SO) logo permitindo maior sofistificação. Poĺıtica de escrita? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

20 Paralelo Cache-Primária vs Primária-Secundária Poĺıtica de substituição: LRU (ou aproximação) Gestão por software (SO) logo permitindo maior sofistificação. Poĺıtica de escrita: write-back Penalidade demasiado grande no acesso ao disco. José Monteiro (DEI / IST) Arquitectura de Computadores / 22

21 Bits de Controlo Valid: indica se o endereço físico é válido ou não José Monteiro (DEI / IST) Arquitectura de Computadores / 22

22 Bits de Controlo Valid: indica se o endereço físico é válido ou não Dirty: indica que o valor que está na cache é mais recente do que o valor em memória primária José Monteiro (DEI / IST) Arquitectura de Computadores / 22

23 Bits de Controlo Valid: indica se o endereço físico é válido ou não Dirty: indica que o valor que está na cache é mais recente do que o valor em memória primária R/W: indica se uma posição de memória pode ser escrita ou se é só de leitura. Pode existir para vários tipos de utilizador. José Monteiro (DEI / IST) Arquitectura de Computadores / 22

24 Bits de Controlo Valid: indica se o endereço físico é válido ou não Dirty: indica que o valor que está na cache é mais recente do que o valor em memória primária R/W: indica se uma posição de memória pode ser escrita ou se é só de leitura. Pode existir para vários tipos de utilizador. Accessed: indica que esta via foi acedida desde a última vez que este bit foi colocado a 0 aproximação da poĺıtica LRU, sendo colocado a 0 em intervalos de tempos regulares e colocado a 1 quando a via for acedida José Monteiro (DEI / IST) Arquitectura de Computadores / 22

25 Dimensão da Tabela de Páginas Um dos problemas do sistema de paginação é a dimensão da tabela de páginas requerida para a tradução de endereços. Esta tem que ser alocada numa região contígua de memória física. Exemplo: espaço virtual de 2 32 octetos e páginas de 4k octetos tabela com 2 20 entradas (4M octetos). José Monteiro (DEI / IST) Arquitectura de Computadores / 22

26 Tabela de Páginas Hierárquica Uma solução para o problema é realizar a tradução por uma hierarquia de tabelas de tradução. Endereço virtual interpretado como: índice nível 1 índice nível 2 índice nível n deslocamento José Monteiro (DEI / IST) Arquitectura de Computadores / 22

27 Tabela de Páginas Hierárquica Número da página virtual Índice no directório Índice na tabela Deslocamento h 001h 002h Directório 000h 001h 002h 3FEh 3FFh Tabelas 0001h 0003h 0002h.. + Memória Primária h h h h 0003 FFFh 3FEh 3FFh 000h 001h 002h 3FEh 3FFh FFFEh FFFFh NULL NULL... FFFE 000h FFFF 000h José Monteiro (DEI / IST) Arquitectura de Computadores / 22

28 Tabelas de Páginas Hierárquicas Quanto espaço ocupam as tabelas? Exemplo 2 níveis, espaço virtual de 2 32 octetos e páginas de 4k octetos índice nível 1 índice nível 2 deslocamento Directório tem 1024 entradas. Cada tabela de 2 o nível tem 1024 entradas. Total 1M entradas, 4M octetos tal como atrás! José Monteiro (DEI / IST) Arquitectura de Computadores / 22

29 Tabelas de Páginas Hierárquicas Quanto espaço ocupam as tabelas? Exemplo 2 níveis, espaço virtual de 2 32 octetos e páginas de 4k octetos índice nível 1 índice nível 2 deslocamento Directório tem 1024 entradas. Cada tabela de 2 o nível tem 1024 entradas. Total 1M entradas, 4M octetos tal como atrás! Apenas necessário o directório estar sempre em memória, as tabelas de níveis superiores podem ficar em disco! José Monteiro (DEI / IST) Arquitectura de Computadores / 22

30 Tabelas de Páginas Hierárquicas Quanto espaço ocupam as tabelas? Exemplo 2 níveis, espaço virtual de 2 32 octetos e páginas de 4k octetos índice nível 1 índice nível 2 deslocamento Directório tem 1024 entradas. Cada tabela de 2 o nível tem 1024 entradas. Total 1M entradas, 4M octetos tal como atrás! Apenas necessário o directório estar sempre em memória, as tabelas de níveis superiores podem ficar em disco! tabelas de páginas com a mesma dimensão que as páginas apenas em memória primária as necessárias apenas se instanciam as tabelas necessárias José Monteiro (DEI / IST) Arquitectura de Computadores / 22

31 Optimização da Tradução de Endereços Mesmo com uma hierarquia de tabelas de apenas 2 níveis, uma leitura de uma palavra por parte do processador implica 3 acessos à memória! 1 leitura do descritor no directório página física da tabela de 2o nível 2 leitura do descritor na tabela de 2o nível página física onde se encontra a palavra pretendida 3 leitura da palavra pretendida Melhor caso: 3 hits na cache. Pior caso? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

32 TLB TLB Translation Look-aside Buffer Cache na UGM que guarda as últimas traduções de endereços. Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache. Neste caso, o que são: a etiqueta? os dados? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

33 TLB TLB Translation Look-aside Buffer Cache na UGM que guarda as últimas traduções de endereços. Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache. Neste caso, o que são: a etiqueta: índice da página virtual os dados: descritor de página física José Monteiro (DEI / IST) Arquitectura de Computadores / 22

34 TLB TLB Translation Look-aside Buffer Cache na UGM que guarda as últimas traduções de endereços. Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache. Neste caso, o que são: a etiqueta: índice da página virtual os dados: descritor de página física Só em caso de falta na TLB é que as tabelas de tradução têm que ser consultadas! José Monteiro (DEI / IST) Arquitectura de Computadores / 22

35 TLB Características da TLB: dimensão do bloco? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

36 TLB Características da TLB: dimensão do bloco: 1 palavra (1 descritor) associatividade? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

37 TLB Características da TLB: dimensão do bloco: 1 palavra (1 descritor) associatividade: a maior possível (completamente associativa) poĺıtica de substituição? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

38 TLB Características da TLB: dimensão do bloco: 1 palavra (1 descritor) associatividade: a maior possível (completamente associativa) poĺıtica de substituição: LRU (aproximação) poĺıtica de escrita? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

39 TLB Características da TLB: dimensão do bloco: 1 palavra (1 descritor) associatividade: a maior possível (completamente associativa) poĺıtica de substituição: LRU (aproximação) poĺıtica de escrita: SÓ leitura! capacidade? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

40 TLB Características da TLB: dimensão do bloco: 1 palavra (1 descritor) associatividade: a maior possível (completamente associativa) poĺıtica de substituição: LRU (aproximação) poĺıtica de escrita: SÓ leitura! capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas). José Monteiro (DEI / IST) Arquitectura de Computadores / 22

41 TLB Características da TLB: dimensão do bloco: 1 palavra (1 descritor) associatividade: a maior possível (completamente associativa) poĺıtica de substituição: LRU (aproximação) poĺıtica de escrita: SÓ leitura! capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas). Taxa de sucesso na TLB muito elevada, > 99%. Arquitectura Harvard: ITLB + DTLB José Monteiro (DEI / IST) Arquitectura de Computadores / 22

42 Tabelas de Páginas Hierárquicas Página Virtual Dados TLB Sucesso TLB Falta TLB Directório Tabela 2o Nível Página Dados Cache Memória Primária José Monteiro (DEI / IST) Arquitectura de Computadores / 22

43 Acesso Paralelo Cache-TLB Interpretação do endereço virtual por parte da TLB: índice de página virtual pv deslocamento dv Interpretação do endereço físico por parte da cache: etiqueta índice deslocamento ef if df Como paralelizar o acesso? José Monteiro (DEI / IST) Arquitectura de Computadores / 22

44 Acesso Paralelo Cache-TLB Interpretação do endereço virtual por parte da TLB: índice de página virtual pv deslocamento dv Interpretação do endereço físico por parte da cache: Como paralelizar o acesso? etiqueta índice deslocamento ef if df O campo deslocamento do endereço virtual não participa na tradução de endereços. Se dv > if+df, o campo índice da cache está contido no deslocamento. José Monteiro (DEI / IST) Arquitectura de Computadores / 22

45 Acesso Paralelo Cache-TLB Interpretação do endereço virtual por parte da TLB: índice de página virtual pv deslocamento dv Interpretação do endereço físico por parte da cache: Como paralelizar o acesso? etiqueta índice deslocamento ef if df O campo deslocamento do endereço virtual não participa na tradução de endereços. Se dv > if+df, o campo índice da cache está contido no deslocamento. leitura da cache em paralelo com teste da TLB José Monteiro (DEI / IST) Arquitectura de Computadores / 22

46 Acesso Paralelo Cache-TLB Cenários possíveis: sucesso quer na TLB quer na cache tempo de acesso semelhante ao acesso na cache José Monteiro (DEI / IST) Arquitectura de Computadores / 22

47 Acesso Paralelo Cache-TLB Cenários possíveis: sucesso quer na TLB quer na cache tempo de acesso semelhante ao acesso na cache sucesso na TLB, falta na cache tempo de acesso semelhante ao acesso à memória primária com falta na cache José Monteiro (DEI / IST) Arquitectura de Computadores / 22

48 Acesso Paralelo Cache-TLB Cenários possíveis: sucesso quer na TLB quer na cache tempo de acesso semelhante ao acesso na cache sucesso na TLB, falta na cache tempo de acesso semelhante ao acesso à memória primária com falta na cache falta na TLB há que esperar pela tradução... José Monteiro (DEI / IST) Arquitectura de Computadores / 22

49 Revisão espaço de endereçamento virtual unidade de gestão de memória tabelas de páginas hierarquicas TLB José Monteiro (DEI / IST) Arquitectura de Computadores / 22

50 Próxima Aula diversidade de periféricos interfaces organização dos periféricos comunicação paralela vs comunicação série José Monteiro (DEI / IST) Arquitectura de Computadores / 22