Arquitectura de Computadores (ACom)
|
|
- Liliana Damásio de Miranda
- 5 Há anos
- Visualizações:
Transcrição
1 Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão Português Aula N o 23: Título: Sumário: - II ; memória virtual - caches. 2015/2016 Nuno.Roma@tecnico.ulisboa.pt
2 Arquitectura de Computadores (ACom) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 1 / 42 Aula Anterior - Na aula anterior... : Memória Paginada Tabela de Páginas Tabela de Páginas Hierárquica Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 2 / 42
3 Road Map - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 3 / 42 Planeamento - Planeamento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 4 / 42
4 Sumário - Hoje: : - Bibliografia: Secção 13.4 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 5 / 42 - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 6 / 42
5 - : Extensão do espaço de endereçamento: Permite estender o espaço de endereçamento do processador para além da quantidade de memória primária (RAM) instalada no sistema, tomando partido dos dispositivos de memória secundária (discos rígidos); Separação e protecção do espaço de endereçamento: Permite conferir a cada processo em execução um espaço de endereçamento próprio e independente do espaço de endereçamento visto por qualquer outro processo, facilitando a gestão da memória atribuída aos vários processos e garantindo um maior nível de segurança. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 42 - : Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 8 / 42
6 - : Extensão do espaço de endereçamento Separação e protecção do espaço de endereçamento Como? Todos os acessos feitos pelo processador à memória são feitos com endereços virtuais, sendo necessário, à posteriori, traduzir estes endereços virtuais para endereços físicos através da: Unidade de Gestão de Memória (UGM) ou Memory Management Unit (MMU) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 9 / 42 - Como o espaço virtual é muito maior do que o espaço físico, nem todas as posições de memória virtuais terão um correspondente endereço físico É necessário fazer um acesso ao disco - local onde se encontra armazenado o espaço de endereçamento virtual que não cabe em memória primária. Problema: Carregamento de uma posição de memória secundária para memória primária é muito pesado... Solução: Carregar logo um bloco de posições de memória! Assim... A memória primária passa a funcionar como que uma cache do espaço de endereçamento virtual... Mas... a taxa de faltas nos acessos a posições de memória virtuais é muito baixa (ex: 0,0001%) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 10 / 42
7 - Exemplo: t cache = 2ns t RAM = 70ns t disco = 10ms = 10 7 ns p cache p virtual m m = 5% = 0, 0001% = 10 6 Tempo médio de acesso: t acesso = 2 + 0, 05 (70 + 0, ) = 6ns Assim... a grande penalidade dos acessos ao disco é diluída pelo baixo número de acessos a ele! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 11 / 42 Memória Paginada - A memória está dividida em blocos de tamanho fixo, chamados páginas (cada programa utiliza um conjunto de páginas) Em geral, a dim(página) dim(bloco cache), em que 1k < dim(página) < 16k Porquê? Porque a transferência de dados entre a memória secundária e a memória primária incorre numa penalização muito maior (dezenas de ms) do que a transferência entre a memória primária e a cache (dezenas de ns) Page Fault: ocorre sempre que é feito o acesso a um endereço virtual cuja página não se encontra em memória principal O processador comuta para outra tarefa... Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 12 / 42
8 Memória Paginada - A UGM gere uma Tabela de Páginas que mantém, para cada página, informação sobre: Índice da página virtual Índice da página física Protecção As entradas nesta tabela chamam-se Descritores de Página (page table entry, PTE) Uma página não presente em memória primária tem um descritor de página inválido, causando uma falta de página (page fault) O endereço virtual é interpretado como: índice da página virtual deslocamento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 13 / 42 Tabela de Páginas - Como as páginas têm a mesma dimensão em ambos os espaços de endereçamento, o deslocamento dentro da página é igual no endereço físico e no endereço virtual: Endereço Virtual: N o de Página Virtual Deslocamento Endereço Físico: N o de Página Física Deslocamento A tradução de endereços virtuais para físicos consiste em traduzir o n o da página virtual para um n o de página física. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 14 / 42
9 Tabela de Páginas Plana - Tabela de Páginas Plana: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 15 / 42 Tabela de Páginas Plana - Tabela de Páginas Plana: N o entradas = N o páginas virtuais Cada entrada contém um Descritor de Página: Endereço físico da página; ou Informação que permite localizar a página no disco Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 16 / 42
10 Tabela de Páginas Plana - Tabela de Páginas Plana: Em caso de page fault, é chamada uma sub-rotina do sistema operativo para copiar a página para memória principal Problema: funciona bem apenas quando o espaço de endereçamento virtual não é muito grande. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 16 / 42 Memória Paginada - Exemplo: Espaço de endereçamento virtual = 4 GBytes (2 32 ) Espaço de endereçamento físico = 256 MBytes (2 28 ) Dimensão da página = 4 kbytes (2 12 ) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 17 / 42
11 Memória Paginada - Exemplo: Espaço de endereçamento virtual = 4 GBytes (2 32 ) Espaço de endereçamento físico = 256 MBytes (2 28 ) Dimensão da página = 4 kbytes (2 12 ) 2 32 /2 12 = 2 20 páginas virtuais (1M) Tabela de páginas tem de ter 2 20 entradas!!! 2 28 /2 12 = 2 16 páginas físicas Cada entrada tem de guardar 16 bits (2 Bytes) Tabela de páginas ocupa 2 MBytes!!! Utilização muito ineficiente de recursos!!! Tem de estar sempre em memória principal!!! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 18 / 42 Cache-M.Primária vs M.Primária-M.Secundária - Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual: Bloco: página Dimensão: pretende-se grande por ser mais eficiente em termos de acesso ao disco (também diminui dimensão das tabelas de tradução). No entanto, quanto maior for, maior o potencial desperdício (em média, 50% do tamanho da página). Valores típicos são entre 1k e 16k octetos. Onde pode ser colocado um bloco em memória (isto é, associatividade)? Em qualquer lugar da memória completamente associativa Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 19 / 42
12 Cache-M.Primária vs M.Primária-M.Secundária - Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual: Poĺıtica de substituição: LRU (ou aproximação) gerida por software (SO), permitindo maior sofistificação. Eventual problema... Thrashing: Um programa utiliza, de uma forma contínua e intensa, uma quantidade de memória muito superior ao disponível; É necessário enviar continuamente páginas de memória para o disco e vice-versa; O computador passa a maior parte do tempo (às vezes 99%) a gerir o sistema de memória virtual; Aparente bloqueio do sistema! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 20 / 42 Cache-M.Primária vs M.Primária-M.Secundária - Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual: Poĺıtica de escrita: Em geral, do tipo write-back - write-allocate: Implica a utilização de um dirty-bit que indica se essa página foi alterada em memória ou não; Poĺıticas do tipo write-through não são, em geral, realizáveis devido à penalidade demasiado grande no acesso ao disco Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 21 / 42
13 Dimensão da Tabela de Páginas - Um dos problemas do sistema de paginação é a dimensão da tabela de páginas requerida para a tradução de endereços Esta tem que ser alocada numa região contígua de memória física Exemplo: espaço virtual de 2 32 octetos e páginas de 4k octetos Tabela com 2 21 entradas (2M octetos)!!! SOLUÇÃO: Tabela de Páginas Hierárquica Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 22 / 42 Tabela de Páginas Hierárquica - Uma solução para o problema é realizar a tradução por uma hierarquia de tabelas de tradução Endereço virtual interpretado como: índice nível 1 índice nível 2 índice nível n deslocamento Directório O primeiro nível da tabela de páginas é constituído por uma única tabela, denominada de Directório O directório contém referências para tabelas de nível seguinte que contêm, essas sim, os endereços físicos das páginas Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 23 / 42
14 Tabela de Páginas Hierárquica - Endereço Virtual: Índice no Directório Índice na Tabela Deslocamento Endereço Físico: N o de Página Física Deslocamento Dois acessos à memória para fazer a tradução: 1. Leitura da entrada na tabela correspondente ao directório; 2. Leitura do endereço físico na tabela de 2 o nível apontada no directório. Vantagens: as tabelas de 2 o nível apenas precisam de estar presentes em memória quando as correspondentes páginas estão a ser utilizadas Desvantagens: o acesso aos dados é um pouco mais lento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 24 / 42 Tabela de Páginas Hierárquica - Exemplo: Espaço de endereçamento virtual = 4 GBytes (2 32 ) Espaço de endereçamento físico = 256 MBytes (2 28 ) Dimensão da página = 4 kbytes (2 12 ) 12 bits de Deslocamento 20 bits para N o Página Virtual: Índice no directório = 10 bits Índice na tabela = 10 bits Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 25 / 42
15 Tabela de Páginas Hierárquica - Exemplo (cont.): Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 26 / 42 Tabela de Páginas Hierárquica - Exemplo (cont.): O programa em execução utiliza apenas 6MB, contíguos em memória virtual, a partir do endereço h /2 12 = 1, páginas de memória 2 primeiras tabelas de 2 o nível É apenas necessário guardar em memória: Tabela de nível 1 (directório) 2 10 entradas 2 tabelas de nível entradas Como cada entrada corresponde a 16 bits (2 Bytes): É necessário ter em memória = 6 kbytes, em vez dos 2 MBytes necessários quando se utiliza uma tabela plana Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 27 / 42
16 - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 28 / 42 Optimização da Tradução de Endereços - Mesmo com uma hierarquia de tabelas de apenas 2 níveis, uma leitura de uma palavra por parte do processador implica 3 acessos à memória! 1. Leitura do descritor no directório Página física da tabela de 2 o nível 2. Leitura do descritor na tabela de 2 o nível Página física onde se encontra a palavra pretendida 3. Leitura da palavra pretendida Melhor caso: 3 hits na cache. Pior caso? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 29 / 42
17 - : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42 - : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42
18 - : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Etiqueta? Dados? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42 - : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Etiqueta: índice da página virtual Dados: descritor de página física Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42
19 - : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Etiqueta: índice da página virtual Dados: descritor de página física Só em caso de falta na TLB é que as tabelas de tradução têm que ser consultadas! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42 - Características da TLB: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42
20 - Características da TLB: Dimensão do bloco? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42
21 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42
22 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42
23 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas) Taxa de sucesso na TLB muito elevada (> 99%); cada página corresponde a um n o elevado de posições de memória Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas) Taxa de sucesso na TLB muito elevada (> 99%); cada página corresponde a um n o elevado de posições de memória Arquitectura Harvard: ITLB + DTLB Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42
24 Tabela de Páginas Hierárquica - Página Virtual Dados TLB Sucesso TLB Falta TLB Directório Tabela 2o Nível Página Dados Cache Memória Primária Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 32 / Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 33 / 42
25 - - Duas possibilidades de interligar a cache com o sistema de memória virtual: Endereçamento das caches com endereços virtuais Endereçamento das caches com endereços físicos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 34 / Duas possibilidades de interligar a cache com o sistema de memória virtual: Endereçamento das caches com endereços virtuais Vantagens: acesso aos dados mais rápido Desvantagens: o seu conteúdo tem de ser invalidado sempre que exista uma alteração do mapeamento de memória virtual Endereçamento das caches com endereços físicos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 34 / 42
26 - - Duas possibilidades de interligar a cache com o sistema de memória virtual: Endereçamento das caches com endereços virtuais Endereçamento das caches com endereços físicos Desvantagens: acesso aos dados mais lento Vantagens: existe um mapeamento directo entre os dados que se encontram em cache e os dados que se encontram em memória primária. Em particular, se as páginas de memória se encontrarem alinhadas em endereços múltiplos do tamanho da página, os bits que correspondem ao deslocamento dentro da página não são alterados no processo de tradução. Como? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 34 / 42 Acesso Paralelo Cache-TLB - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 35 / 42
27 Acesso Paralelo Cache-TLB - Interpretação do endereço virtual por parte da TLB: índice de página virtual deslocamento pv Interpretação do endereço físico por parte da cache: etiqueta índice deslocamento dv ef if df Como paralelizar o acesso? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 36 / 42 Acesso Paralelo Cache-TLB - Interpretação do endereço virtual por parte da TLB: índice de página virtual deslocamento pv Interpretação do endereço físico por parte da cache: etiqueta índice deslocamento dv ef if df Como paralelizar o acesso? O campo deslocamento do endereço virtual não participa na tradução de endereços. Se dv > if+df, o campo índice da cache está contido no deslocamento. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 36 / 42
28 Acesso Paralelo Cache-TLB - Interpretação do endereço virtual por parte da TLB: índice de página virtual deslocamento pv Interpretação do endereço físico por parte da cache: etiqueta índice deslocamento dv ef if df Como paralelizar o acesso? O campo deslocamento do endereço virtual não participa na tradução de endereços. Se dv > if+df, o campo índice da cache está contido no deslocamento. Leitura da cache em paralelo com teste da TLB Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 36 / 42 Acesso Paralelo Cache-TLB - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 37 / 42
29 Acesso Paralelo Cache-TLB - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 38 / 42 Acesso Paralelo Cache-TLB - Cenários possíveis: Sucesso quer na TLB quer na cache Tempo de acesso semelhante ao acesso na cache Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 39 / 42
30 Acesso Paralelo Cache-TLB - Cenários possíveis: Sucesso quer na TLB quer na cache Tempo de acesso semelhante ao acesso na cache Sucesso na TLB, falta na cache Tempo de acesso semelhante ao acesso à memória primária com falta na cache Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 39 / 42 Acesso Paralelo Cache-TLB - Cenários possíveis: Sucesso quer na TLB quer na cache Tempo de acesso semelhante ao acesso na cache Sucesso na TLB, falta na cache Tempo de acesso semelhante ao acesso à memória primária com falta na cache Falta na TLB Há que esperar por todo o processo de tradução... Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 39 / 42
31 - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 40 / 42 - Sistema de Entradas e Saídas: Periféricos & Interfaces Organização dos Periféricos Exemplos de Periféricos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 41 / 42
32 Nota de Agradecimento - Agradecimento Algumas páginas desta apresentação foram extraidas de: [1] José Carlos Monteiro, Arquitectura de Computadores, Instituto Superior Técnico (IST), Universidade Técnica de Lisboa, Portugal, Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 42 / 42
Arquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 24: Título: Sumário: - II ; memória virtual - caches. 2014/2015 Nuno.Roma@tecnico.ulisboa.pt Arquitectura
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 23: Título: Sumário: Memória paginada; Tabela de páginas; Tabela de páginas hierárquica. 2014/2015
Leia maisArquitectura de Computadores
Arquitectura de Computadores Memória Secundária (13.4) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 29
Leia maisArquitectura de Computadores
Arquitectura de Computadores Memória Secundária (13.4) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 18
Leia maisSistemas de Memória III
Sistemas de Memória III José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-29 José Costa (DEI/IST) Sistemas de Memória III
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 22: Título: Sumário: cache; cache por blocos; Política de substituição; Tratamento das operações de
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 20: Título: Sumário: Sistema de primária (ciclo de acesso, memória estática, memória dinâmica, planos
Leia maisMemoria. UNIVERSIDADE DA BEIRA INTERIOR Faculdade de Engenharia Departamento de Informática
Arquitectura de Computadores II Engenharia Informática (11545) Tecnologias e Sistemas de Informação (6621) Memoria Fonte: Arquitectura de Computadores, José Delgado, IST, 2004 Nuno Pombo / Paulo Fazendeiro
Leia maisArquitectura de Computadores
Arquitectura de Computadores Memória Cache; Memória Secundária (13.3) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior
Leia maisSistemas de Memória II
Sistemas de Memória II José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2014-11-21 José Costa (DEI/IST) Sistemas de Memória II
Leia maisArquitectura de Computadores
Arquitectura de Computadores Hierarquia de Memória; Memória Cache (13.2 e 13.3) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto
Leia maisMemória virtual. Sistemas Segmentados
Memória virtual Sistema de memória virtual - aquele onde os endereços usados pelos programas podem ser distintos dos endereços físicos da memória central Os endereços que os programas usam são endereços
Leia maisMemória. Gestão do espaço lógico Paginação Segmentação com paginação
Memória Gestão do espaço lógico Paginação Segmentação com paginação Paginação Divide-se a memória física em pequenos blocos de tamanho fixo chamados de páginas físicas (ou frames) o tamanho é uma potência
Leia maisGerência de Memória. Endereçamento Virtual (1) Paginação. Endereçamento Virtual (2) Endereçamento Virtual (3)
Endereçamento Virtual (1) Gerência de Memória Paginação Espaço de endereçamento dos processos não linearmente relacionado com a física Cada vez que são usados, os endereços virtuais são convertidos pela
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 5.0 - Português Aula N o 27: Título: Sumário: Estrutura interna de um PC Estrutura interna de um PC; Sistema de entradas e saídas
Leia maisArquitetura e Organização de Computadores 2. Organização Hierárquica da Memória. Uma afirmação antiga, mas perfeitamente atual
Arquitetura e Organização de Computadores 2 Organização Hierárquica da Memória Hierarquia da Memória Uma afirmação antiga, mas perfeitamente atual Ideally one would desire an indefinitely large memory
Leia maisGerência de Memória. Paginação
Gerência de Memória Paginação Endereçamento Virtual (1) Espaço de endereçamento dos processos não linearmente relacionado com a memória física Cada vez que são usados, os endereços virtuais são convertidos
Leia maisGerenciamento de memória
Gerenciamento de memória O que faz? Controla o uso dos espaços em memória Controla os modos de endereçamento dos processos Como funciona a memória? Hierarquia de memória A falta de desempenho A velocidade
Leia maisGestão de Memória. Espaço de Endereçamento
Gestão de Memória Parte I Mecanismos Espaço de Endereçamento Conjunto de posições de memória que um processo pode referenciar E se referenciar outras posições de memória? HW de gestão de memória desencadeia
Leia maisHierarquia de Memória
Hierarquia de Memória Organização da cache AC1 Hierarquia da Memória: Organização 1 Mapeamento Directo A cada endereço de memória corresponde apenas uma linha da cache. linha = resto (endereço do bloco
Leia maisEspaço de Endereçamento
Gestão de Memória Parte I - mecanismos Sistemas Operativos 2015 / 2016 Espaço de Endereçamento Conjunto de posições de memória que um processo pode referenciar E se referenciar outras posições de memória?
Leia maisGestão de Memória. Espaço de Endereçamento
Gestão de Memória Parte I Mecanismos Espaço de Endereçamento Conjunto de posições de memória que um processo pode referenciar Para ler, escrever ou executar E se referenciar outras posições de memória?
Leia maisGestão de memória - Memory Management Unit (MMU)
Gestão de memória - Memory Management Unit (MMU) A distinção entre espaço de edereçamento virtual e espaço de endereçamento físico é fundamental na eficiente gestão do recurso memória física (RAM) por
Leia maisELECTRÓNICA DE COMPUTADORES. Sumário
ELTRÓNICA DE COMPUTADORES Aulas nº14 e15 Memórias tampão (s) 12.1 Sumário Princípio da localidade espacial e temporal Organização das caches s de dados: políticas de escrita e estratégias de alocação Interligação
Leia maisGestão de memória - Memory Management Unit (MMU)
Gestão de memória - Memory Management Unit (MMU) A distinção entre espaço de edereçamento virtual e espaço de endereçamento físico é fundamental na eficiente gestão do recurso memória física (RAM) por
Leia maisAULA Nº 11 SISTEMAS OPERACIONAIS. Técnicas de Memória Virtual
AULA Nº 11 SISTEMAS OPERACIONAIS Técnicas de Memória Virtual 1 Contextualizando Vimos Introdução ao Gerenciamento de Memória Agora Técnicas de Memória Virtual 2 O que é Memória Virtual (MV)? É uma técnica
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 14: Título: Sumário: do P3 - Microprogramação Unidade de do P3; Unidade de do P3 (micro-sequenciador,
Leia maisAula 12. Gerência de Memória - Paginação
Aula 12 Gerência de Memória - Paginação 11 Gerência de memória- o contexto da paginação 12 O que é a paginação 13 Implementação 14 Referências: Capítulo 9 (94) O contexto da paginação Revisão de gerência
Leia maisSistemas Operacionais Gerenciamento de Memória. Carlos Ferraz Jorge Cavalcanti Fonsêca
Sistemas Operacionais Gerenciamento de Memória Carlos Ferraz (cagf@cin.ufpe.br) Jorge Cavalcanti Fonsêca (jcbf@cin.ufpe.br) Memória Física vs. Memória do Programa Memória P Física Tamanho dos softwares
Leia mais13 de Maio de Aula 17
13 de Maio de 2005 1 Memória Virtual I Aula 17 Estrutura desta aula Conceitos fundamentais em Memória Virtual (MV) Paginação e segmentação Terminologia Vantagens da MV Mecanismos de tradução dos endereços
Leia maisSistemas operacionais P A G I N A Ç Ã O D E M E M Ó R I A
Sistemas operacionais P A G I N A Ç Ã O D E M E M Ó R I A O Espaço de Endereçamento lógico de um processo pode ser não contínuo; aloca-se memória física ao processo sempre que esta é disponível. A memória
Leia maisMicroprocessadores. Memórias
s António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal pinheiro@ubi.pt Arquitectura de Microcomputador Modelo de Von Neumann Barramento de Endereços µprocessador Entrada/Saída Barramento
Leia maisSegmentação com paginação Intel 386. Esquema de tradução de endereço Intel 386
Segmentação com paginação Intel 386 O processador Intel 386 usava segmentação com paginação para gerenciamento de memória com um esquema de paginação em dois níveis. Esquema de tradução de endereço Intel
Leia maisCache. Cache. Direct Mapping Cache. Direct Mapping Cache. Internet. Bus CPU Cache Memória. Cache. Endereço Byte offset
-- Internet Bus Memória Fully Associative Direct Mapping Direct Mapping Direct Mapping 7 Endereço Byte offset Hit Tag Endereço Byte offset Index Block offset bits 8 bits bits bits V Tag Valid Tag K entries
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 5.0 - Português Aula N o 13: Título: P3 - Sumário: Unidade de do P3 (micro-sequenciador, teste de variáveis, memórias de mapeamento,
Leia maisI. Considere os seguintes processadores A e B, ambos com arquitectura em pipeline, conforme ilustrado
Arquitectura de Computadores 2 o Semestre (2013/2014) MEAer 2 o Teste - 19 de Junho de 2014 Duração: 1h30 + 0h15 Regras: Otesteésemconsulta, apenas tem disponível o anexo que lhe deverá ter sido entregue
Leia maisSistemas Operacionais Aula 16 Memória Virtual
Sistemas Operacionais Aula 16 Memória Virtual Ivan da Silva Sendin ivansendin@yahoo.com FACOM - Universidade Federal de Uberlândia Sistemas OperacionaisAula 16Memória Virtual p. 1 Memória Virtual - Definição
Leia maisGerenciamento de Memória
Gerenciamento de Memória Prof. Clodoaldo Ap. Moraes Lima Paginação Espaço de endereço de um processo pode ser não contíguo; ao processo é alocado memória física sempre que disponível. Divide memória física
Leia maisCapítulo 8: Memória Principal. Operating System Concepts 8 th Edition
Capítulo 8: Memória Principal Silberschatz, Galvin and Gagne 2009 Objetivos Fornecer uma descrição detalhada das várias formas de organizar a memória do computador Discutir várias técnicas de gerenciamento
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Slide 1 Memória Virtual os primeiros computadores (início dos anos 60) tinham memória principal muito reduzida O PDP-1 funcionava com uma memória de 4096 palavras
Leia maisMemória para CAD. Aleardo Manacero Jr.
Memória para CAD Aleardo Manacero Jr. Introdução Na aula de hoje examinaremos como o subsistema de memória afeta o desempenho de um sistema computacional Veremos um pouco da sua arquitetura Veremos também
Leia maisUFRJ IM - DCC. Sistemas Operacionais I. Unidade III Memória Primária. 29/04/2014 Prof. Valeria M. Bastos
UFRJ IM - DCC Sistemas Operacionais I Unidade III Memória Primária 29/04/204 Prof. Valeria M. Bastos ORGANIZAÇÃO DA UNIDADE Processador - Escalonamento Memória Primária Fundamentos Formas de Particionamento
Leia maisSSC0640 Sistemas Operacionais I
SSC0640 Sistemas Operacionais I 14ª Aula Gerenciamento de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Slides adaptados de Marcos José Santana / Regina H. C. Santana / Luciana A. F. Martimiano
Leia maisMemória virtual. Pedro Cruz. EEL770 Sistemas Operacionais
Memória virtual Pedro Cruz EEL770 Sistemas Operacionais Avisos Menos de um mês para a 1ª apresentação do trabalho Dia 22/9/2017 O que fizeram até agora? Análises Estratégias Problemas Soluções Presenças
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 21: Título: Sumário: Memórias Circuitos e tecnologias de memória (RAM estática e dinâmica, ROM); Planos de memória;
Leia maisArquitectura de Computadores (ACom)
Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 08: Título: Sumário: Programação em (programação estruturada, comentários, constantes); Exemplos de
Leia maisOrganização e Arquitetura de computadores
Organização e Arquitetura de computadores Revisão: hierarquia de memória Utilização do conceito da localidade para apresentar ao usuário toda a quantidade de memória disponível no sistema processador 4-8
Leia maisSistemas Operacionais. Gerenciamento de Memória
Sistemas Operacionais Gerenciamento de Memória Prof. Arliones Hoeller arliones.hoeller@ifsc.edu.br Abril de baseado no material do Prof. Fröhlich em http://www.lisha.ufsc.br/~guto 6 de março de Prof. Arliones
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 5ª e 6ª Aulas Revisão de Hierarquia de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Memória Todo componente capaz de armazenar bits de informação
Leia maisSistemas Operacionais
Sistemas Operacionais Gerência de Memória Memória virtual Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno Slides baseados nas apresentações dos prof. Tiago Ferreto e Alexandra Aguiar
Leia maisSistemas de Memória I
Sistemas de Memória I José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-22 José Costa (DEI/IST) Sistemas de Memória I 1
Leia maisArquitectura de Computadores MEEC (2013/14 2º Sem.)
Arquitectura de Computadores MEEC (2013/14 2º Sem.) Unidade de Memória Prof. Nuno Horta PLANEAMENTO Introdução Unidade de Processamento Unidade de Controlo Arquitectura do Conjunto de Instruções Unidade
Leia maisSistemas Operacionais
Introdução Memória virtual Trabalho sob a Licença Atribuição-SemDerivações-SemDerivados 3.0 Brasil Creative Commons. Para visualizar uma cópia desta licença, visite http://creativecommons.org/licenses/by-nc-nd/3.0/br/
Leia maisMemórias cache: uma introdução
Memórias cache: uma introdução João Canas Ferreira Dezembro de 2006 Contém figuras de Computer Architecture: A Quantitative Approach, J. Hennessey & D. Patterson, 3ª. ed., MKP 2006 AAC (FEUP/MIEIC) Memórias
Leia maisCapítulo 9: Memória Virtual. Operating System Concepts 8 th Edition
Capítulo 9: Memória Virtual Silberschatz, Galvin and Gagne 2009 Objetivos Descrever os benefícios de um sistema de memória virtual Explicar os conceitos de paginação sob demanda, algoritmo de substituição
Leia maisEA960 Memória virtual
EA960 Memória virtual Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof. Levy Boccato 1 Motivação Vimos no tópico anterior como a memória cache pode
Leia maisCapítulo 6 Gerência de Memória 103
Capítulo 6 Gerência de Memória 103 out. Mais tarde, ele sofrerá um swap-in, ou seja, será copiado novamente para a memória. Seu descritor de processo volta então para a fila do processador, e sua execução
Leia maisAULA 14 - Memória Virtual
AULA 14 - Memória Virtual A idéia básica da memória virtual é permitir que programas muito maiores que a memória disponível possam ser executados. Para isso, em 1961 Fotheringham criou o método conhecido
Leia maisSistemas Operativos Cap. VII Gestão Memória
Sistemas Operativos Cap. VII Gestão Memória Prof. José Rogado jose.rogado@ulusofona.pt Universidade Lusófona 7.1 Gestão de Memória Introdução Carregamento de Código Relocação Unidade de Gestão Memória
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Nível do Sistema Operacional (Parte
Leia maisGerenciamento de Memória
Gerenciamento de Memória Conceitos básicos Swapping Alocação contígua Paginação Segmentação Segmentação com paginação Atribuição de endereços (ligação) de código e dados na memória A atribuição de endereços
Leia maisEA075 Memória virtual
EA075 Memória virtual Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof. Levy Boccato 1 Motivação Problema: programas cujos tamanhos ultrapassavam
Leia maisSistemas Digitais (SD) Memórias
Sistemas Digitais (SD) Memórias Aula Anterior Na aula anterior: Exemplo (Moore) Projecto de circuitos sequenciais baseados em contadores 2 Planeamento SEMANA TEÓRICA 1 TEÓRICA 2 PROBLEMAS/LABORATÓRIO 15/Fev
Leia mais5 de Maio de Aula 15
5 de Maio de 2005 1 Caches I Aula 15 Estrutura desta aula Hierarquia de memórias Tecnologia das memórias Fundamentos de caches Organização em blocos Colocação dos blocos Identificação dos blocos Políticas
Leia maisMEMÓRIA LÓGICA E FÍSICA (1)
GERÊNCIA DE MEMÓRIA memória = vetor de palavras (ou bytes), cada uma com endereço próprio a memória é usada para armazenar os diversos programas em execução, bem como os dados sobre a execução dos programas
Leia maisGerência de memória III
Gerência de memória III Eduardo Ferreira dos Santos Ciência da Computação Centro Universitário de Brasília UniCEUB Maio, 2016 1 / 45 Sumário 1 Memória Virtual Segmentação Paginação 2 Alocação de páginas
Leia maisGestão de Memória algoritmos e políticas
Gestão de Memória algoritmos e políticas Criação de espaços de endereçamento virtual com gestão eficiente (gasto mínimo) da memória física disponível O que carregar(colocar em memória física) e quando?
Leia maisMemória Virtual. Prof. M.Sc. Bruno R. Silva CEFET-MG Campus VII
Prof. M.Sc. Bruno R. Silva CEFET-MG Campus VII Permitir o compartilhamento seguro e eficiente da memória entre vários programas Remover os transtornos de programação de uma quatidade pequena e limitada
Leia maisGestão de Memória em Arquitecturas RISC
Artigo de Síntese Cadeira de Microprocessadores Gestão de Memória em Arquitecturas RISC Maio de 2002 Ana Rita Varela, 45086 Filipa Martins Soares, 45135 Gestão de Memória em Arquitecturas RISC 1 Introdução
Leia maisDurante a evolução das arquiteturas de computadores e principalmente dos Sistemas Operacionais, muitas tecnologias tiveram que ser aprimoradas para
UM ESTUDO SOBRE O MECANISMO DE PAGINAÇÃO DE MEMÓRIA E OS ALGORITMOS DE SUBSTITUIÇÃO DE PÁGINAS FIFO E LRU Fernando Sales Ferreira, fernandobrabat@hotmail.com William Antônio Faria Da Silva, William_8716@hotmail.com
Leia maisHierarquia de Memória. Sistemas de Computação André Luiz da Costa Carvalho
Hierarquia de Memória Sistemas de Computação André Luiz da Costa Carvalho 1 Introdução l Pode ser definida como um local para armazenamento de informações, onde as duas únicas ações possíveis são a leitura
Leia maisEspaço de Endereçamento
Gestão de Memória Parte I - mecanismos Sistemas Operativos 2011 / 2012 Espaço de Endereçamento Conjunto de posições de memória que um processo pode referenciar E se referenciar outras posições de memória?
Leia maisPrincípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade
Memória Cache Princípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade Temporal Um item referenciado tende a
Leia maisFUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CONTINUAÇÃO CAPÍTULO 5. Cristina Boeres
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CONTINUAÇÃO CAPÍTULO 5 Cristina Boeres Mapeamento Associativo por Conjunto! Tenta resolver o problema de conflito de blocos na mesma linha (mapeamento
Leia maisCapítulo 7 Sistemas de Memória. Ch7a 1
Capítulo 7 Sistemas de Memória Ch7a 1 Memórias: Revisão SRAM (Static RAM): Valor é armazenado por meio da interligação de um par de inversores Rápido, mas consome mais espaço que DRAM (4 a 6 transistores)
Leia maisORGANIZAÇÃO DE COMPUTADORES
ORGANIZAÇÃO DE COMPUTADORES 2017/2018 1 o Semestre 1 o Teste 20 de Novembro de 2018 Duração: 1h15 - O teste é sem consulta e sem calculadora. - Resolva o teste no próprio enunciado, o espaço reservado
Leia maisGerenciamento de Memória
Gerenciamento de Memória Prof. Alexandre Beletti Ferreira Gerência de Memória Sistemas Monoprogramáveis = gerenciamento simplificado Sistemas Multiprogramáveis = gerenciamento crítico (muitos usuários
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 20ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Princípios básicos Definição: Tamanho da cache Tamanho do bloco Função de
Leia maisGestão de Memória. Algoritmos de Gestão de Memória
Gestão de Memória Parte II Algoritmos Algoritmos de Gestão de Memória Tipos de decisões que o sistema operativo tem de tomar em relação à memória principal: Transferência: quando transferir um bloco de
Leia maisGerência de Memória. Gerência de Memória Introdução e Particionamento. Novo capítulo. Aulas anteriores. Plano da aula. Memória lógica & física
Aulas anteriores Gerência de Memória Introdução e Particionamento Marcelo Johann Ciclo de Compilação, ligação e carga INF - Sistemas Operacionais I N - Marcelo Johann - 9/ Aula : Slide INF - Sistemas Operacionais
Leia maisArquitectura de Computadores 2006/2007 2º Semestre 2º Teste (B) - 15/06/2007. Folha de Respostas
Arquitectura de Computadores 2006/2007 2º Semestre 2º Teste (B) - 15/06/2007 Número: Nome: INSTRUÇÕES: - A duração da prova é de 2 horas. - Responda apenas nesta Folha de Respostas ; nada mais será recebido.
Leia maisMemória Cache. Walter Fetter Lages.
Memória Cache Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Copyright (c) Walter Fetter Lages p.1 Introdução SRAM
Leia maisArquitectura de Computadores 2006/2007 2º Semestre 2º Teste (A) - 15/06/2007. Folha de Respostas
Arquitectura de Computadores 2006/2007 2º Semestre 2º Teste (A) - 15/06/2007 Número: Nome: INSTRUÇÕES: - A duração da prova é de 2 horas. - Responda apenas nesta Folha de Respostas ; nada mais será recebido.
Leia maisSISTEMAS OPERACIONAIS ABERTOS Prof. Ricardo Rodrigues Barcelar
- Aula 6-1. Memória Virtual Conceitos Importantes: Princípio da Localidade: Quando um programa que acessa uma porção relativamente pequena do espaço endereçável em um instante qualquer. Por este princípio,
Leia maisArquitetura de Computadores. Memórias
Arquitetura de Computadores Memórias Relembrando Arquitetura de Von Neuman Memória Acesso por palavra Programas são armazenados aqui Controlador de memoria Dispositivos de entrada Dispositivos de saída
Leia maisMemória Cache: Funcionamento
Microcontroladores e Interfaces º Ano Eng. Electrónica Industrial Carlos A. Silva º Semestre de 5/6 http://www.dei.uminho.pt/lic/mint Assunto: Memória Cache Aula #9 9Maio6-M Memória Cache: Funcionamento
Leia maisReserva de memória não-contígua significa que a memória atribuída a um objecto pode ser composta de bocados espalhados pela memória física.
Gestão de Memória Não-Contígua Reserva de memória não-contígua significa que a memória atribuída a um objecto pode ser composta de bocados espalhados pela memória física. Embora os endereços virtuais sejam
Leia maisSSC0640 Sistemas Operacionais I
SSC0640 Sistemas Operacionais I 15ª Aula Gerenciamento de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Slides adaptados de Marcos José Santana / Regina H. C. Santana / Luciana A. F. Martimiano
Leia maisArquitetura de Computadores. Hierarquia de Memória. Prof. Msc. Eduardo Luzeiro Feitosa
Arquitetura de Computadores Hierarquia de Memória Prof. Msc. Eduardo Luzeiro Feitosa efeitosa@dcc.ufam.edu.br 1 Introdução Conteúdo Exemplo da biblioteca Princípio da localidade Hierarquia de memória Cache
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 18ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Cache Método de Acesso: Associativo Localização de dados na memória
Leia maisMemória Cache. Adriano J. Holanda. 12 e 16/5/2017
Memória Cache Adriano J Holanda 12 e 16/5/2017 Memória: princípios físicos Revisão: Hierarquia de memória; Memória RAM: estática, dinâmica; Memória ROM: PROM, EPROM, EEPROM; Memória flash Memória: fundamentos
Leia maisSistemas de Memória. CES-25 Arquiteturas para Alto Desmpenho. Paulo André Castro
Sistemas de Memória Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Memória: O Gargalo de Von Neuman Memória principal: considerada como sendo
Leia maisEvolução da arquitetura básica
Evolução da arquitetura básica Processamento em estágios (com pipeline) Caches emória virtual Arquitetura de Computadores Evolução da arquitetura básica 1 A microprogramação é sequencial A microprogramação
Leia mais