Arquitectura de Computadores (ACom)

Tamanho: px

Começar a partir da página:

Download "Arquitectura de Computadores (ACom)"

Aníbal Imperial Canário
7 Há anos
Visualizações:

Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 5.

1 Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão Português Aula N o 27: Título: Sumário: Estrutura interna de um PC Estrutura interna de um PC; Sistema de entradas e saídas de um PC. 2015/2016 Nuno.Roma@tecnico.ulisboa.pt

.. Sistema de Interrupções Modos de transferência de informação Transferência sob controlo do programa

2 Arquitectura de Computadores (ACom) Estrutura interna de um PC Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 1 / 15 Aula Anterior Na aula anterior... Sistema de Interrupções Modos de transferência de informação Transferência sob controlo do programa Transferência por interrupção Transferência por DMA Estrutura interna Modo de funcionamento Processadores I/O Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 2 / 15

3 Road Map Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 3 / 15 Planeamento Planeamento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 4 / 15

4 Sumário Hoje: Estrutura interna de um PC Sistema de entradas e saídas de um PC Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 5 / 15 num PC Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 6 / 15

5 Barramento Processador-Memória: Específico de cada sistema; Curto e de elevada velocidade; Muito optimizado, de forma a maximizar o ritmo de transferências; Largura adaptada ao tamanho do bloco da cache. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 15 Barramento Processador-Memória: Específico de cada sistema; Curto e de elevada velocidade; Muito optimizado, de forma a maximizar o ritmo de transferências; Largura adaptada ao tamanho do bloco da cache. Barramento Intermédio Backplane : Liga o Barramento de I/O ao Barramento Processador-Memória; Normalizado (ex: ATA, PCI, PCI-express). Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 15

Barramento Processador-Memória: Específico de cada sistema; Curto e de elevada velocidade; Muito optimizado, de forma a maximizar o ritmo de transferências; Largura adaptada ao tamanho do bloco da

6 Barramento Processador-Memória: Específico de cada sistema; Curto e de elevada velocidade; Muito optimizado, de forma a maximizar o ritmo de transferências; Largura adaptada ao tamanho do bloco da cache. Barramento Intermédio Backplane : Liga o Barramento de I/O ao Barramento Processador-Memória; Normalizado (ex: ATA, PCI, PCI-express). Barramento de Input/Output (I/O): Normalizado (ex.: USB, Firewire, RS-232); Geralmente mais longo e mais lento; Versátil, a fim de acomodar um conjunto variado de periféricos. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 15 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 8 / 15

7 A maioria dos sistemas adoptam um sistema de barramentos dividido em duas partes: Northbridge Southbridge Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 9 / 15 A maioria dos sistemas adoptam um sistema de barramentos dividido em duas partes: Northbridge, também chamado de Memory Controler Hub, contém o controlador de memória e todos os outros controladores que acedem a periféricos de elevada velocidade: placas gráficas, placas de rede gigabit, etc. Southbridge Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 9 / 15

8 A maioria dos sistemas adoptam um sistema de barramentos dividido em duas partes: Northbridge Southbridge, também chamado de I/O Controler Hub, trata da comunicação com uma variedade de periféricos através de um conjunto de barramentos dedicados: PCI, PCI Express, SATA, USB, etc. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 9 / 15 A maioria dos sistemas adoptam um sistema de barramentos dividido em duas partes: Northbridge Southbridge Em geral, o processador é interligado à Northbridge através do Front Side Bus (FSB). Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 9 / 15

#;<0=>/?''@A/'8/6.5B0'$C-'DB-/-' D'#%-0EF'GHG#4' IB:';(@#' ;%&.-"'L./$-.FF%-'<)7' *+M.-$N7-01O%23'?-EKN0T#'.)$K)$4' D>:'?(@#'?70$'%$N%-/%$4':>D55'?

RSG;' ;E0/' ;%&.-"' <)7'()#4'97'8'D55';<=' ULP4'''''''''''''''''' CD7'8'CC';<=' 9'J!(#4''''5:';(@#'!"#$%&''()$'*+",-./0-1)2' *34567'8"97')22:' Prof.

9 D'#%-0EF'GHG#4' ;%&.-"'L./$-.FF%-'<)7' *+M.-$N7-01O%23'?-EKN0T#'.)$K)$4' D'KE-EFF%F'GHG4' *+!.)$N7-01O%23'!"#$%&'()#'*+,-./$'!01%'()#234' BCC';<=A'.-'6::';<=' RRS'!RSG;' ;E0/' ;%&.-"' <)7'()#4'97'8'D55';<=' ULP4'''''''''''''''''' CD7'8'CC';<=' *34567'8"97')22:' Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 10 / 15 Últimas arquitecturas Intel Core - controlador de memória integrado no CPU. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 11 / 15

10 Intel Core i5-2500k (quad-core) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 12 / 15 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 13 / 15

11 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 14 / 15 Nota de Agradecimento Agradecimento Algumas páginas desta apresentação foram extraidas de: [1] José Carlos Monteiro, Arquitectura de Computadores, Instituto Superior Técnico (IST), Universidade Técnica de Lisboa, Portugal, Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 15 / 15

Documentos relacionados

Arquitectura de Computadores (ACom)

Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 20: Título: Sumário: Sistema de primária (ciclo de acesso, memória estática, memória dinâmica, planos