Sistemas Lógicos II. Aula 10

Transcrição

1 Sistemas Lógicos II Aula 10 1

2 2 rbh rbl wbh wbl Arquitectura Corrente + IPC Increment Program Counter Transfer from PC - TPC Transfer from IR - TIRH Transfer from IR - TIRL Transfer from C - TC rch rcl wch wcl rdh rdl wdh wdl rah ral wah wal TB Transfer from BUS 8 OpCode PC Program Counter (16bits) MAR Memory Address Register () Address Instruction Register (IR) () Controlador AH (8 bits) AL (8 bits) AX () BH (8 bits) BL (8 bits) BX () CH (8 bits) CL (8 bits) AX () DH (8 bits) DL (8 bits) AX () Address 2 Sinais controlo RAM and ROM 2 16 palavras de ( endereço) WALU1 WALU2 R ALU Op1 OpN enable R/W BUS de dados ALU

3 Unidade Aritmética e Lógica ALU Capacidade de realizar operações Aritméticas e Lógicas Independência da Arquitectura Ligada ao BUS de dados Conjunto de sinais de controlo Capacidade de realizar um conjunto de operações de forma independente Resultados de volta ao BUS e afectação de FLAGS Registo de Flags

4 ALU Juntando as peças Necessitamos de seleccionar a operação OPcode Multiplexer Exemplo para o bit menos significativo WALU2 WALU1 RALU 16 Bits Bus de Dados ALU1 () ALU2 () + - AND OR ALU OPCode 4

5 ALU Flags Um registo de Flags regista o resultado da última operaçâo aritmética ou lógica Carry Carry do Bit mais significativo Overflow Capacidade do registo de representar número (positivo ou negativo) excedida (quando dá a volta...) Zero Resultado zero NOR Sign Resultado da operação deu negativo Parity Número de bits a 1 no byte menos significativo é Par XOR 5

6 6 Push registo Descrição: Topo(stack)=Registo Exemplos: push Ax

7 7 Arquitectura Corrente ++ IPC Increment Program Counter Transfer from SP - TSP Transfer from PC - TPC Transfer from IR - TIRH Transfer from IR - TIRL Transfer from C - TC TB Transfer from BUS Read SP - RSP Write SP - WSP Increment SP - ISP Decrement SP - DSP OpCode PC Program Counter (16bits) MAR Memory Address Register () 4 Address Instruction Register (IR) () Controlador SP Stack Pointer () 16 Address 2 Sinais controlo RAM and ROM 2 16 palavras de ( endereço) WALU1 WALU2 R ALU Op1 OpN enable R/W BUS de dados ALU

8 Atenção ao ciclo Fetch fetch/execute cycle: lê a instrução da memória e coloca-a no IR Instruction Register e incrementa o PC (prepara-o para a próxima instrução). 8

9 9 Exemplo: Push Ax S1 Rsp, Tsp S2 enable, Ral, Rah Isp S Isp

10 10 Exemplo: Pop Ax S1 Rsp, Tsp S2 enable, R/ Not W, Wal, Wah Dsp S Dsp

11 11 CALL {registo memória} Descrição: Topo(stack)=end. Retorno e PC=End. Destino Exemplos: call Proc1

12 12 Arquitectura Corrente ++ Read from PC - RPC Increment PC - IPC Write from PC - RPC Transfer from SP - TSP Transfer from PC - TPC Transfer from IR - TIRH Transfer from IR - TIRL Transfer from C - TC TB Transfer from BUS Read SP - RSP Write SP - WSP Increment SP - ISP Decrement SP - DSP OpCode PC Program Counter (16bits) MAR Memory Address Register () 4 Address Instruction Register (IR) () Controlador SP Stack Pointer () 16 Address 2 Sinais controlo RAM and ROM 2 16 palavras de ( endereço) WALU1 WALU2 R ALU Op1 OpN enable R/W BUS de dados ALU

13 1 Exemplo: Call Ax S1 Rsp, Tsp, S2 enable, Rpc Isp S Ral,Rah Wpc,Isp

14 14 Exemplo: Call Proc1 S1 Tpc Read AUX - Raux Write AUX - Waux S5 Raux, Wpc, Isp Call 1568h S2 enable, R/ Not W, Waux, Ipc AUX Stack Pointer () S4 enable, Rpc Isp S Rsp, Tsp, Ipc

15 15 Exemplo: ret S1 rsp, tsp S2 enable, R/ Not W, Wpc Dsp S Dsp