Primeiros "computadores" digitais. Execução de um programa. Consolas. Primórdios dos computadores. Memória interna. Computadores com memória interna

Transcrição

1 Execução de um O executa um Quais os seus componentes? Como estes se organizam e interactuam? entrada de dados processador, memória, input bits periféricos,etc bits saída de dados output Primeiros "es" digitais Computer Atanasoff-Berry Computer Zuse Z3 Colossus computer Harvard Mark I/IBM ASCC ENIAC Nat. Germ UK Year Digital Binary Electronic Programmable Fully, by paper tape Partially, by rewiring By paper tape Partially, by rewiring Turing Complete ASC1-2006/ ASC1-2006/ Primórdios dos es Consolas O é do por "reconfiguração" da máquina ligando interruptores e fios que ligam os componentes para efectuar as operações pretendidas Ou lido do exterior Consola do ENIAC (1946) outros regs. Consola e/ou Periféricos entrada saída circ. aritm. e lógicos circ. Unidade central Consola e periféricos do IBM-1460 (1963) ASC1-2006/ ASC1-2006/ Computadores com memória interna Von Neumann (e outros) propõe que o seja codificado numa memória interna tal como os dados Tecnologia diferente da usada na central tornam possível dispor de muitos registos (a memória) A central necessita de um novo componente responsável por aceder e interpretar esses s interna Cada célula de memória é numerada: endereço É necessário ir buscar cada instrução à memória para a executar Prog. Counter indica o endereço da próxima instrução A memória pode conter também os dados Consola e/ou Periféricos outros regs. entrada saída circ. aritm. e lógicos Unidade central prog. counter instrução circ. descodif. e ASC1-2006/ ASC1-2006/

2 Arquitectura de Von Neumann (década 1940) versão original instruction register de aritm. lógica Unidade Processadora Central () ciclo de funcionamento: fetch (obter instrução da memória) decode (descodifica) execute (executa) Exemplos de operações AND ADD NOT periférico de entrada periférico de saída carry ASC1-2006/ ASC1-2006/ Exemplos de instruções registo AND ADD carry mnemónicas assembly 00 noop código máquina (em binário) 01 AND 10 ADD 11 NOT NOT descodificador Ligações entre componentes Como os componentes comunicam? componentes internos do ; componentes externos e Tantas ligações quantos os bits a transportar de cada vez Cada componente ligado a todos os outros? Complexo e dispendioso Os componentes partilham um meio único: o BUS Seguem um protocolo para partilhar o BUS ASC1-2006/ ASC1-2006/ Arquitectura de Von Neumann (2) Actual (com BUS de sistema) Bus Interface de (CU) Bus interno registos aritmética e lógica (ALU) Conjunto de linhas paralelas, cada uma codificando um bit Bus de endereços: conjunto de linhas que codificam o interlocutor para identificar a célula de memória ou a periférica Bus de dados: codificam os dados a transferir Bus de : para coordenar as transferências e as interacções entre s, sinais de ou enviando comandos (por exemplo: ler/escrever) ASC1-2006/ ASC1-2006/

3 Micro-acções BUS de sistema endereço dados MAR MDR IP registos gerais Bus interno IR B A C aritmética e lógica (ALU) O tem mais do que é visível ao nível do código da máquina (Instruction Set Architecture -ISA) Mais registos e Micro Acções internas exemplo: fetch: IR = mem[ip] MAR IP lêr memória IR MDR Data BUS Adress BUS Control BUS ASC1-2006/ ASC1-2006/ Arquitectura do Nível da macro-arquitectura : (ISA Instruction Set Architecture) Componentes: Processador,, Unidades de Entrada/Saída, Interligações (Bus) Linguagem máquina: representação binária de instruções e de dados (especificada sob a forma de mnemónicas, por conveniência: assembly ) Nível da micro-arquitectura : Componentes: portas lógicas, flip-flops, registadores, buses, multiplexers, demultiplexers, codificadores, descodificadores, contadores, s aritméticas e lógicas, memória Realiza os componentes e as instruções da macro-arquitectura central Guarda instruções e dados, sob a mesma representação simbólica, em células que contêm agrupamentos de bits: 1 bit, byte (8 bits), word, ou outra dimensão É acedida como um vector: Mem[0] Mem[n-1] (capacidade = n bytes) O endereço da célula corresponde ao índice i em Mem[i] O endereço é representado em binário, como um número inteiro sem sinal O valor de Mem[i] é o do conteúdo da célula O acesso é directo: dá-se i para aceder a Mem[i] (RAM: Random Access Memory) ASC1-2006/ ASC1-2006/ Processador - Controlo global das operações do e responsável pela interpretação das instruções Contém: Unidade de : obtém, descodifica e interpreta as instruções (uma de cada vez) Unidade aritmética e lógica: ALU Arithmetic and Logic Unit Conjunto de registadores (ou registos): células de memória locais ao, para dados a usar pelas instruções e para valores intermédios Execução A Unidade de do : Obtém a próxima instrução de memória (usa um índice para o PC ou IP) fetch Incrementa PC Descodifica a instrução decode Emite os sinais de, na micro-arquitectura, correspondentes ao encadeamento de acções necessárias para executar a instrução corrente e as transferências de informação necessárias execute A execução de uma instrução pode envolver: Operações aritméticas e lógicas (pela ALU) A ALU opera sobre números binários. Transferências Transferências Periféricos Controlo da sequência de execução de instruções (alterar o endereço em IP) ASC1-2006/ ASC1-2006/

4 Unidades periféricas Comunicação com o exterior: Portas de comunicação série e paralela para teclado, écran, rato para ligação a rede de es etc Armazenamento de informação: discos (Suporte de Secundária) outros dispositivos externos de armazenamento Arquitectura de Von Neumann 3 tipos de componentes (interligados através de buses): Processador central ( - Central Processing Unit) central Unidades de Entrada/Saída (para periféricos de armazenamento e comunicação) O suporta vários tipos de instruções: Aritméticas e lógicas Transferências entre componentes Controlo da sequência de execução das instruções ( saltos ) Um modelo de execução muito simples: A armazena as instruções e os dados Um acesso a de cada vez Interpreta uma instrução de cada vez (o Programa é uma sequência de instruções) ASC1-2006/ ASC1-2006/ Arquitecturas de es Arquitecturas de es (2) Bus de memória Bus bridge ou FSB Bus de ASC1-2006/ ASC1-2006/ Arquitecturas de es (3) interligação (rede) Circuitos Síncronos Os circuitos funcionam ao ritmo de um relógio: marca com impulsos eléctricos o ritmo de funcionamento de todos os componentes (transições de estado) Marca quando os componentes podem interactuar Garante que os vários sinais (bits) são enviados e recebidos no instante devido Ex: um componente não lê o que está no BUS antes que algo válido lá tenha sido colocado O relógio gera um determinado número de impulsos por segundo: ciclos/segundo ou frequência (Hz) ASC1-2006/ ASC1-2006/

5 Relógio vs velocidade do A frequência do relógio não é o único factor na velocidade de funcionamento de um! O tempo de execução de determinado depende de: Número de instruções (tamanho do ) Tempo de execução de cada instrução (núm. ciclos de relógio) Tempos de espera pela memória Tempos de espera pelas Entradas/Saídas Tempos típicos : cada instrução 1, 2, ciclos de relógio : cada acesso dezenas de ciclos Periféricos: cada E/S muitas dezenas ou centenas (ou mais ) de ciclos ASC1-2006/ ASC1-2006/ Capacidades da arquitectura O número de bits do endereço determina a capacidade máxima de memória endereçável O número de linhas no bus de endereços determina a capacidade máxima de memória realmente acessível O número de bits dos registos gerais determina o tamanho máximo dos dados operados pelas instruções O número de linhas no bus de dados determina a capacidade máxima de transferência dos dados em cada acesso à memória Exemplo do PC c/ Intel 8086 com 16 bits de dados e de endereços, com bus de 20 bits end. e 16 para dados: dimensão dos registos de endereços, registos de dados e número de linhas no BUS de dados: 16 dimensão do MAR, bus de endereços: 20 endereça até 1M (2 20 ) de células de memória transfere e opera até 2bytes de cada vez ASC1-2006/ ASC1-2006/ Exemplo do PC c/ Intel 8088 com 16 bits de dados e de endereços, com bus de 20 bits end. e 8 para dados: dimensão dos IP, registos de dados: 16 bus de dados: 8 dimensão do MAR, bus de endereços: 20 endereça até 1M (2 20 ) de células de memória opera até 2 bytes de cada vez transfere 1byte de cada vez (uma instrução que aceda a 2bytes de memória tem de esperar por duas transferências de/para memória) Exemplo Intel ia-32 (386) no PC com 32 bits de dados e de endereços, com BUS de 32 bits: dimensão dos IP, MAR, registos de dados, número de linhas no BUS de dados e no de endereços: 32 endereça até 4G de células de memória transfere e opera até 4bytes de cada vez ASC1-2006/ ASC1-2006/