2 - Processadores. CEFET-RS Curso de Eletrônica. Organização de Computadores. Profs. Roberta Nobre & Sandro Silva

Transcrição

1 CEFET-RS Curso de Eletrônica 2 - Processadores Profs. Roberta Nobre & Sandro Silva robertacnobre@gmail.com e sandro@cefetrs.tche.br

2 Microprocessador 8086 FX ULA AH AL BH BL CH CL DH DL BP SI DI SP (AX) (BX) (CX) (DX) CS DS ES SS IP BIU Σ Address 20 bits Bus Internal Bus 16 bits Data Bus Control EU Unidade 02.2 QUEUE n bits Control Bus

3 Microprocessador 8088 FX ULA AH AL BH BL CH CL DH DL BP SI DI SP (AX) (BX) (CX) (DX) CS DS ES SS IP BIU Σ 20 bits Address Bus Internal Bus 8 bits Data Bus Control EU Unidade 02.3 QUEUE n bits Control Bus

4 Endereçamento de Memória segmento (16 bits) offset (16 bits) CS DS ES SS 0000 Σ IP BX ou BP SI ou DI SP cte 8 ou 16 bits endereço físico (20 bits) somador da BIU Unidade 02.4

5 Endereçamento de Memória Endereço físico: XXXXX 16 (20 bits) Endereço lógico: XXXX 16 :XXXX 16 (16 bits:16bits) segmento : offset CS (Code Segment) DS (Data Segment) ES (Extra data Segment) SS (Stack Segment) IP (Instruction Pointer) BX (Base Register) BP (Base Pointer) SI (Source Index) DI (Destination Index) SP (Stack Pointer) Constante de 8 ou 16 bits Unidade 02.5

6 Endereçamento de Memória Formato do endereço lógico: Busca do código de operação ou dado imediato: CS:IP Acesso à pilha: SS:SP Acesso a dados: DS:BX ou *:* CS DS ES SS IP BX ou BP SI ou DI SP cte 8 ou 16 bits Acesso a string: DS:SI (fonte) e ES:DI (destino) Unidade 02.6

7 Segmentos de Memória Memória Principal Segmento apontado por CS Segmento apontado por DS Segmento apontado por ES Segmento apontado por SS Obs: como o offset possui 16 bits, cada segmento possui 64K bytes Unidade 02.7

8 Endereçamento de Memória 1M endereços (1MB) A B C D E F Unidade 02.8

9 Memória Estendida (XMS) 640KB memória convencional 384KB memória superior A B C D E F XMS - Extended Memory Specification Toda memória além do 1º MB de memória Unidade 02.9

10 Memória ROM POST:Power On Self Test auto teste ao ligar SETUP: gerenciador que define as características do computador (pressionar tecla DEL durante o POST) BIOS: Basic Input/Output System sistema básico de entrada e saída A B C D E F ROM POST SETUP BIOS Unidade 02.10

11 Memória Expandida (EMS) EMB Expanded Memory Specification A B C D E F Segmentos D e E Acesso à memória expandida (EMB) Unidade 02.11

12 Memória Expandida (EMS) Memória Expandida (memória externa em uma placa, ou memória estendida) cada um dos segmentos pode acessar uma página da memória expandida A B C D E F Requer o gerenciador de memória: EMM386.EXE EMS Unidade 02.12

13 Endereçamento de Memória Memória de Vídeo A B C D E F Segmentos A e B: memória de vídeo em modo gráfico (EGA e VGA); Segmento B: B800:0000 memória de vídeo em modo texto (CGA); Segmento B: B000:0000 memória de vídeo em modo texto (MDA); Unidade 02.13

14 Endereçamento de Memória Segmento C Controladora de Disco RLL Controladora de Rede A B C D E F Unidade 02.14

15 Tabela de Vetores de Interrupção Tabela de vetores de Interrupção Cada vetor de interrupção possui 4 bytes. 2 bytes para offset (IP) 2 bytes para segmento (CS) 256 vetores de interrupções (00 a FF) A B C D E F nº INT * 4 nº INT * nº INT * nº INT * Unidade CS : IP

16 Memória Área de dados do BIOS endereço: 0040:0000 A B C D E F Unidade 02.16

17 Memória A B C D E F Área de dados do Sistema Operacional e programas residentes Unidade 02.17

18 Memória Alta (HMS) High Memory Specification D E FFFF:0000 F A B C D E F HMS 64K bytes de memória, localizada a partir do endereço FFFF:0000. Gerenciada pelo HIMEM.SYS. Unidade HMS

19 Memória 640KB memória convencional A B C D E F memória Utilizada nos PC atuais Unidade 02.19

20 Shadow RAM cópia dos dados RAM ROM RAM ROM RAM RAM RAM Consiste em realizar a cópia de todos os dados de uma ROM para uma RAM, e após substituir a ROM pela RAM. Vantagem: o tempo de acesso a uma RAM é menor que o tempo de acesso a uma ROM. Unidade 02.20

21 Coprocessador Aritmético (FPU) A ULA somente manipula valores inteiros. O coprocessador possui registradores próprios; Opera como uma máquina de pilha (interna ao coprocessador); A comunicação entre CPU e FPU é feita por interrupção; Conectado em paralelo ao processador SX A partir do a FPU fica interna ao processador Unidade 02.21

22 Formato dos números em ponto flutuante sinal expoente mantissa Precisão simples: 32 bits mantissa: 23 bits; expoente: 8 bits; Precisão dupla: 64 bits mantissa: 52 bits; expoente: 11 bits; Precisão estendida: 80 bits mantissa: 63 bits; expoente: 15 bits; Operações: soma/subtração: expoentes iguais soma/subtração entre mantissas; multiplicação/divisão: soma/subtração entre expoentes; multiplicação/divisão entre mantissas; Unidade 02.22

23 Modo Real e Modo Protegido Modo Real: Ao ligar o processador entra em modo real; Faz com que o processador opere como um 8086; Permite somente o uso do 1º 1MB de memória; Modo protegido Surgiu a partir do 80286; Endereçamento de toda a memória; Memória Virtual; Multitarefa (escalonamento); Proteção de memória Não executa programas feitos para o modo real. Unidade 02.23

24 Memória Virtual Consiste em utilizar uma quantidade de memória maior que a memória principal do sistema, através de escalonamento de páginas de uma memória secundária (ex: HD) Memória Secundária Memória Principal Unidade 02.24

25 Multitarefa Consiste em utilizar o processador para realizar diversas tarefas diferentes Cada tarefa é executada em uma fatia do tempo de processamento; O processador é capaz de salvar o contexto de cada tarefa; O Sistema Operacional deve proporcionar um escalonador para o chaveamento das tarefas; Unidade 02.25

26 Modo Virtual 86 Permite que programas monousuários (como o DOS) funcionem normalmente no modo protegido; O modo virtual 86 é executado como uma tarefa do modo protegido; É cerca de 15x mais rápido que o 8086 (sob mesmo clock); Permite a utilização de diversas tarefas feitas para o modo real. Unidade 02.26

27 Pipeline 8086 Execution Bus Interface Execution Instruction Address Generation Bus Interface Execution Segmentation Instruction Pagination Prefetch Bus Interface Execution Floating Point Segmentation Control Pagination Instruction Cache Prefetch Bus Interface Unidade 02.27

28 RISC x CISC RISC - Reduced Instruction Set Computer Instruções simples, que realizam operações únicas; Todo o acesso à memória é feito por instruções load e store; Possuem grande quantidade de registradores; Controle simplificado. CISC - Complex Instruction Set Computer Instruções complexas realizam operações múltiplas; Controle complexo. Atualmente muitos processadores são internamente máquinas RISC, que emulam operações CISC através de microinstruções. Unidade 02.28