Estudo do Conversor Ćuk Isolado CC-CC Elevador de Tensão com Célula R 2 P 2

Transcrição

1 Estud d nversr Ćuk Islad CC-CC Elevadr de Tensã cm Célula 2 P 2 Tiag M K Faistel, Antóni M Andrade, Mári L Martins Universidade Federal de anta Maria, anta Maria, Brasil Universidade Federal de anta Maria, Cacheira d ul, Brasil esum Ns últims ans, desenvlviment de tplgias elevadras de tensã tem sid imprtante para satisfazer s requisits das fntes de energia renváveis Este estud prpõe um cnversr Ćuk islad cm adiçã de uma célula 2 P 2 (reduçã de prcessament redundante de ptência) O princípi de peraçã d cnversr prpst, juntamente cm a mdelagem e cntrle deste cnversr cm reguladr da tensã de entrada, para aplicações em cnversres cm rastreament d pnt máxima ptência (MPPT ) em fntes renváveis de energia Pr fim, s resultads preliminares de simulaçã sã apresentads cmprvand funcinament d sistema Palavras-chaves nversr CC-CC, cnversr alt ganh de tensã, mdelagem e cntrle I Intrduçã Nrmalmente, a tensã prduzida pels painéis ftvltaics, células cmbustíveis, baterias, entre utras fntes é relativamente baixa Ist trna necessári empreg de cnversres elevadres de tensã quand se requer aplicações de uma inversres em meia-pnte u pntecmpleta para cnexã d geradr em uma micr rede CA [1], [2] Uma vez que cust da energia renvável ainda é mair que das fntes tradicinais, desempenh é uma das principais questões nas aplicações envlvend energias renváveis [3], [4] Esta questã se trna ainda mais imprtante em aplicações em nível de módul ftvltaic e célula de cmbustível a tensã gerada é baixa e, prtant, é necessári um cnversr CC-CC de alt ganh de tensã para regular a tensã [5] As tplgias (single-ended) isladas de cnversres CC- CC elevadres de tensã que peram cm mdulaçã de largura de puls (PWM), sã frward, flyback, Ćuk, EPIC e eta Entretant essas tplgias sã limitadas, na prática, pelas quedas de tensã nas resistências série ds cmpnentes d cnversr, principalmente quand mesm pera cm valr da razã-cíclica próxima da unidade Além da reduçã d ganh estátic, as quedas de tensã também reduzem drasticamente a eficiência d cnversr Para se trabalhar cm menres valres de razã-cíclica deve-se aumentar a relaçã de espiras (N) d transfrmadr, us de transfrmadres cm uma grande relaçã de espira intrduz diverss prblemas, cm a indutância de dispersã (L K ) e a capacitância parasita, frmada pel enrlament secundári d transfrmadr (N 2 ), que prvca pics de tensã e crrentes que refletem em um aument da perda, assim cm ruíd pde interferir significativamente desempenh d sistema e causar dans as cmpnentes d circuit [6], [7] O princípi da reduçã de prcessament redundante de ptência ( 2 P 2 ) fi prpst pr [8] Estes cnversr sã cmpsts pr dis estágis de cnversã CC-CC, cnectads em uma cnfiguraçã nã cascata Em [9], sã apresentads s requisits que devem ser satisfeits para se bter nvs cnversres cm características 2 P 2 Um resultad deste estud é cnversr Bst quadrátic 2 P 2 [1], que fi desenvlvid selecinand a cnfiguraçã Tip I-IIA descrit em [9] Neste artig, prpõe-se um nv cnversr CC-CC islad cm alt ganh de tensã de um únic interruptr, também =é realizada a mdelagem e cntrle deste cnversr As vantagens incluem principalmente uma mair tensã de saída cm menr razã-cíclica e menr tensã sbre s dispsitivs semicndutres A nva tplgia é apresentada na eçã II, também princípi de peraçã, análise teórica e mdelagem da tplgia é apresentada na eçã III O prjet d cntrladr é apresentad na eçã IV, s resultads de simulaçã sã apresentads na eçã V e pr fim a cnclusã na eçã VI II nversr Ćuk 2 P 2 islad Em [11] fi prpst cnversr Ćuk islad, esta tplgia fi desenvlvida cm a adiçã de um transfrmadr de enrlament simples, capacitres de blquei n primári e secundári O transfrmadr frnece islament galvânic e cnversã de tensã dependend de sua relaçã de espiras N1 N2, did frnece um caminh para recarregar s capacitres de blquei CC quand interruptr d primári está cnduzind O cnversr prpst cnsiste em adicinar a célula 2 P 2 a um cnversr Ćuk islad, resultand n cnversr da Figura 1, pde se ver a célula 2 P 2 destacada 1) Análise d ganh estátic d cnversr Ćuk 2 P 2 islad: Para encntrar ganh estátic d cnversr parte-se d princípi que cnversr pera em regime permanente m ist, pde-se afirmar que a variaçã

2 il2 L2 D3 L1 il1 Cs L3 s il3 N1:N p Ganh Estátic (M) Cp i2 i1 V Vi Figura 1: Circuit d cnversr C uk 2 P2 islad energia armazenada nas induta ncias L1, L2 e L3 durante um perı d de chaveament e nula, prtant Ts (VL1 VL2 VL3 ) = N=1 N=2 N=4 14,1,2,3,4,5,6,7,8,9 azã Cíclica (D) Figura 2: Ganh Esta tic (M ) pela raza cı clica (D) d cnversr C uk 2 P2 islad para N = 1, N = 2 e N = 4 (1) N md de cnduc a cntinua, cnversr apresenta duas etapas de perac a, a equac a (1) pde ser reescrita cm DT s I pv C pv (VL1 VL2 VL3 ) =, (VL1 VL2 VL3 ) L2 C ps L3 il2 ps il 3 D3 L1 Ts 1 il1 v pv _ (2) Figura 3: Circuit equivalente d cnversr C uk 2 P2 islad cm s elements d secunda ri refletids para lad prima ri e identificads cm sbrescrit linha ( ) Onde DT s VL1 = Vi Ts (1 D), III Mdelagem d cnversr C uk 2 P2 Islad Para fazer a mdelagem, sera analisada circuit equivalente, secunda ri sera refletid para lad prima ri, desse md transfrmadr e cnsiderad ideal, cm magnetizante (LM ) cm valr infinit, circuit equivalente para mdul PV, sera representad pr uma fnte de crrente equivalente, Ipv O circuit equivalente d cnversr, Figura 3 e btida aps refletir s cmpnentes d lad secunda ri d transfrmadr para lad prima ri, de acrd cm as equac es Ts VL1 = Ts (1 D), VL2 = (Vi ) Ts (1 D), Ts VL2 = Vi p (1 D) Ts, VL3 = (s ) Ts (1 D), Ts VL3 = Ts (1 D) N= ubstituind-se as equac es (II-1) a (II-1) na equac a (1) e reslvend para Vi, encntra-se a equac a (3) que representa ganh esta tic d cnversr C uk 2 P2 islad, em md de cnduc a cntinua e ND M= = Vi (1 D)2 D= 1 1 2M N 2 M M= Vi V L3 = L3 N 2, i1 = i2 (4) (5) (6) (7) (8) (9) m s capacitres Cp e Cs esta em serie, pde ser feita a assciac a pr Cps =!, N = 2, N = (3) A Figura 2 representa ganh esta tic d cnversr C uk 2 P2 islad pela tensa de saı da para tre s valres diferentes de N (N = 1, N = 2 e N = 4) cm iss pde-se bservar que a raza cı clica necessa ria para alcanc ar ganh esta tic M = 16 deve ser D =,61 definid pr s N2, N1 Cp Cs N 2 Cp Cs N 2 (1) Etapa 1: < t < A perac a d cnversr durante esta etapa e apresentada na Figura 4, esta etapa e definida cm D (t) Ts D (t) e a raza cı clica d cnversr A tensa em L1, L2 e L3 sa definidas, respectivamente pr

3 L 3 L 1 di L1 L 2 di L2 di L 3 = v pv, (11) = v pv v, (12) = v C vcps (13) A crrente ns capacitres C 1, C ps, C pv e C é definida respectivamente pr C pv dv pv C 1 dv C ps dv Cps C dv C = i L2, (14) = i L3, (15) = I pv i L1 i L2, (16) = i L v C (17) 3 Definind vetr de estads cm x (t) = [ ] T il1 i L2 i L3 v v Cps v pv v, vetr de entrada cm u (t) [ ] I pv, e vetr de saída cm y (t) [ ] v pv, as equações (11) a (17) pdem ser escritas na frma de um sistema de matrizes, cm definid pelas equações K = dx (t) K = A 1 x (t) B 1 u (t), (18) y (t) = H 1 x (t) E 1 u (t) (19) A 1 = L 1 L 2 L 3 C 1 C ps C pv C , (2), (21) B 1 = [ 1 ]T, (22) H 1 = [ 1 ], (23) E 1 = [ ] () Etapa 2: DT s t < T s A peraçã d cnversr durante esta etapa é apresentada na Figura 5, esta etapa é definida cm T s D (t) A tensã em L 1, L 2 e L 3 sã definidas, respectivamente pr L 2 di L2 L 1 di L1 L 3 = v, () = v pv v v Cps, () di L 3 = v C (27) A crrente ns capacitres C 1, C ps, C pv e C, é definida respectivamente pr C 1 dv C ps dv Cps C pv dv pv C dv C = i L1 i L2, (28) = i L2, (29) = I pv i L2, (3) = i L v C (31) 3 As equações () a (31) pdem ser escritas na frma de um sistema de matrizes, cm definid pr dx (t) K = A 2 x (t) B 2 u (t), (32) y (t) = H 2 x (t) E 2 u (t), (33) A 2 = , (34) B 2 = [ 1 ]T, (35) H 2 = [ 1 ], (36) E 2 = [ ] (37) L2 Cps L3 L2 Cps L3 D 3 il2 ps il3 D3 il2 ps il3 I pv Cpv vpv _ L1 il1 ipv Cpv vpv _ L1 il1 Figura 4: Circuit equivalente a etapa 1 para mdelagem d cnversr Ćuk 2 P 2 islad Figura 5: Circuit equivalente a etapa 2 para mdelagem d cnversr Ćuk 2 P 2 islad

4 A Equações de equilíbri CC [ O vetr de estad de equilíbri é definid ] pr X = T IL1 I L2 I L3 V V Cps V pv V, e vetr de equilíbri de saída pr Y = [ ] V pv, sã definids pela equaçã (38), send, vetr de entrada cm U = [ ] I pv, send que I L1, I L2, I L3, V, V Cps, V pv e V, sã s valres em regime permanente, u seja, sã s valres médis das variáveis i L1, i L2, i L3, v, v Cps, v pv e v Assim X = A 1 BU, Y = ( HA 1 B E ) U, A = A 1D A 2(1 D) B = B 1D B 2(1 D) H = H 1D H 2(1 D) E = E 1D E 2(1 D) B Mdel CA de pequens sinais (38) (39) As equações de estad d mdel linear CA de pequens sinais sã definidas pela equaçã (4) a (41), û p = [ û ˆd ] T, ˆ u (t) e ˆd (t) sã pequenas variações CA n vetr de entrada e na razã cíclica, send ˆx (t) e ŷ (t) as variações CA resultantes ds vetres de estad e saída Para bter mdel linear, deve-se assumir que sinais perturbads sã muit menres que seus valres em regime permanente, prtant dˆx (t) = A pˆx (t) B p û p (t), (4) ŷ (t) = H pˆx (t) E p û p (t), (41) A p = K 1 A B p = K [ 1 B (A 1 A 1) X (B 1 B 2) U ] H p = H E p = [ E (H 1 H 2) X (E 1 E 2) U ] (42) As funções de transferências pdem ser encntradas aplicand-se a Transfrmada de Laplace nas Equações (4) e (41), resultand na equaçã (43) C Validaçã d mdel ŷ (s) = H p (si 7,7 A p) 1 B pû (s) (43) Para validar mdel d cnversr Ćuk 2 P 2, será realizad análises a partir da respsta a degrau Para iss sera realizada a simulaçã d circuit, e cmparand cm mdel n sftware PIM Para cmparar mdel cm a simulaçã é necessári definir s valres ds cmpnentes, a Tabela I apresenta as especificações d prjet d cnversr e as ndulaçã especificada para cada cmpnente, e a Tabela II apresenta as especificações d prjet d cnversr e s valres ds cmpnentes utilizads A partir da equaçã (43), pde se bter as funções de transferências G vpv,d = A(s) C(s), (44) Tabela I: Especificações d prjet d cnversr Ćuk 2 P 2 islad ímbl Nme Valr I pv rrente I pv 8 A P i Ptência de entrada 2 W D azã cíclica,61 V i Tensã de entrada V V Tensã de saída 4 V f s Frequência de chaveament 5 khz I L1 Ondulaçã da crrente I L1 3 % I L2 Ondulaçã da crrente I L2 3 % I L3 Ondulaçã da crrente I L3 5 % V Ondulaçã da tensã V 6 % V Cp Ondulaçã da tensã V Cp 1 % V Cs Ondulaçã da tensã V Cs 4 % V Ondulaçã da tensã V,1 % V pv Ondulaçã da tensã V Cpv 1 % Tabela II: Parâmetrs d cnversr Ćuk 2 P 2 islad imbl Nme Valr N elaçã de transfrmaçã 4 L 1 Indutância de L uh L 2 Indutância de L uh L 3 Indutância de L 3 12 mh C 1 Capacitância de C 1 16,5 uf C p Capacitância de C p 3,8 uf C s Capacitância de C s 594 nf C Capacitância de C 1,9 uf C pv Capacitância de C pv 152 uh G vpv,i pv = B(s) C(s), (45) A(s) = a 6 s 6 a 5 s 5 a 4 s 4 a 3 3 a 2 s 2 a 1 s a, B(s) = b 6 s 6 b 5 s 5 b 4 s 4 b 3 3 b 2 s 2 b 1 s b, C(s) = s 7 c 6 s 6 c 5 s 5 c 4 s 4 c 3 3 c 2 s 2 c 1 s c, e a = -5, , a 1 = -5,74 1, a 2 = -3, , a 3 = -9, , a 4 = -2,6 1 13, a 5 = -3,35 1 9, a 6 = -532, b = 5,5 1, b 1 = 6, , b 2 = 1,4 1 2, b 3 = 1, , b 4 = 1, , b 5 = 4,32 1 6, b 6 = 6578,9, c = 1,76 1, c 1 = 4, s, c 2 = 1, s 2, c 3 = 2, s 3, c 4 = 2, s 4, c 5 = 3, s 5, c 6 = 657,89s 6 A validaçã d mdel é realizada cmparand-se cmprtament d mdel, cm cnversr simulad quand ambs sã submetids às mesmas cndições de entrada Aplicand na planta btida pela mdelagem, um degrau de 5% na crrente de entrada, î pv =, 4 A, que resulta em i pv = 8, 4 = 8, 4, n temp de,2 segunds, é apresentad na Figura 6(a) De maneira análga um degrau é aplicad na razã cíclica da planta e d cnversr, de ˆd =, 35, que resulta em D =, 61, 35 =, 645, n temp de,2 segunds, que pde ser bservad na Figura 6(b), a respsta d mdel linear é muit próxima da respsta cmutada O mdel (44), pde ser usad para a análise

5 e prjet d cntrladr cm te cnicas lineares Para fins de cntrle, e imprtante selecinar varia veis aprpriadas, d pnt de vista d desempenh e da implementac a, nesse cnversr essas varia veis crrespm a s crrentes d indutr e a s tens es ds capacitres Vref Cpv(s) - GVpv,D(s) vpv Kv Figura 7: Diagrama de blcs da malha de cntrle para a tensa de entrada (barrament CC) IV Prjet d cntrladr Magnitude (db) 1 Nã mpensada mpensada 5 BW Fase (deg) m base ns crite ris de respsta em freque ncia prjet de um cntrladr tem bjetiv de melhrar a respsta dina mica d sistema Fazend cm que sistema trabalhe cm uma margem de fase psitiva, garantind que mesm seja esta vel e atenda as especificac es de desempenh Para fazer rastreament da referencia, cntrladr mais indicad e PI, pis garante err nul em regime permanente A func a de transfere ncia d cntrladr e mstrada em (46) Na Figura 7 e apresentad diagrama de blcs em malha fechada para cntrle da tensa de entrada d sistema de gerac a PV Os blcs crrespm a: Cpv (s) func a de transfere ncia d cntrladr de tensa ; end GVpv,d (s) a func a de transfere ncia d cnversr para malha de cntrle da tensa de entrada; Kv ganh d sensr de tensa O cntrladr e prjetad para que sistema pera cm uma banda passante (BW ) de 13,1 Hz e uma margem de fase (M F ) de aprximadamente 89, garantind que sistema seja sempre superamrtecid O diagrama de bde MF Frequência (Hz) Figura 8: espsta em freque ncia d sistema em malha aberta Trac em pret: sistema na cmpensad (malha aberta cm realimentac a unita ria) Trac em cinza: sistema cmpensad (malha aberta cm cmpensadr) pde ser vist na Figura 8, este cntrladr cntribui cm aument d ganh em baixas freque ncias, e e definid pr, 7 (s 9288) Cvp (s) = (46) s,2 imulaçã Mdel Tensã de entrada (vcp) Degrau D DD Para prjetar cntrladr discret, deve-se bter mdel discret da planta n plan z, cnsiderand efeit d OH A partir mdel n plan z multiplicase a planta discretizada pr z 1, fazend iss e inserid a dina mica d atras de uma amstra, que crre na atualizac a da lei de cntrle, cntrladr prjetad e,8,6,4,2 23,8,34,345,35,355,36,365,37 A ntrladr discretizad,375,38 Cvp (z) = Temp (s) z z 1 (47) (a) V esultads de simulac a Tensã de entrada (vcp),4 imulaçã Mdel,2,8,6,4,2 Degrau ipv Dipv,8,34,345,35,355,36,365,37,375,38 Temp (s) (b) Figura 6: Validac a d mdel d cnversr C uk 2 P2 (a) Degrau na crrente de entrada (b) Degrau na raza cı clica A Figura 9 mstra a respsta transiente quand um degrau de carga de 1 % para 115 % quand fi aplicad em,15 s Nta-se que a tensa de entrada vpv cntinua em V ap s esta perturbac a, que demnstra funcinament d cntrladr, afundament ma xim de tensa fi de 14 % da tensa nminal, e temp de respsta fi de,5 s De maneira ana lga em,15 s e aplicad um degrau de carga de 1 % para 85 % Nta-se que a tensa de entrada vpv cntinua em V ap s esta perturbac a, que demnstra funcinament d cntrladr O pic ma xim de tensa fi 11% da tensa nminal, e temp de respsta fi de,5 s nclui-se que a margem de fase esclhida 89 prprcina uma respsta sem sbre sinal, uma vez que amrteciment e mair que a unidade

6 3 VI nclus es Tensã de entrada (vcp) ,15,2,,3 Temp (s) Agradeciments (a) O presente trabalh fi realizad cm api da rdenac a de Aperfeic ament de Pessal de Nı vel uperir - Brasil (CAPE/POEX) - dig de Financiament 1 e d Institut Nacinal de Cie ncia e Tecnlgia em Gerac a Distribuı da (INCT-GD) - CNPq prcess n 46564/214-1, CAPE / e FAPEG 17/ Tensã de entrada (vcp) efere ncias ,15,2,,3 Temp (s) (b),5 Tensã de entrada (vcp) Nesse artig fi apresentad cnversr C uk islad cm ce lula 2 P2, que pssui um u nic interruptr, fi feita a mdelagem para este cnversr perand em CCM, usand espac -estad e valr-me di Tambe m e feita a regulac a de tensa de entrada atrave s de um cntrladr PI Para demnstrar desempenh d cnversr, fram realizadas simulac es a fim de avaliar desempenh d cntrladr Fi analisad a respsta transit ria devid a mudanc as de carga e raza -cı clica,5 23,5 23,7 795,75, ,85 Temp (s),9,95 1 (c) Figura 9: espsta a degrau de carga (a) 1 % para 115 % (b) 1 % para 85 % (c) espsta a degrau de irradia ncia (1 W/m2 para 9 W/m2 ) A fim de demstrar funcinament d cntrladr em cndic es reais de perac a, fi realizad um degrau de irradia ncia de 1 W/m2, u seja de 1 W/m2 para 9 W/m2, que pde ser vist na Figura 9(c) Os para metrs d painel utilizad sa Pmax =2 W, Vmpp = V, c =3,7 V, Impp =8 A, A analisar as respstas as degraus (carga, irradia ncia, raza cı clica), nta-se que sistema funcinu adequadamente a cntrlar a tensa de entrada O cntrladr fi prjetad para perar cm uma freque ncia baixa, devid a dina mica lenta de um painel ftvltaic, durante dia na crre variac es bruscas de irradia ncia [1] M Chen, T J Liang, L Yang, and J F Chen, A cascaded high step-up dc/dc cnverter with single switch fr micrsurce applicatins, IEEE Transactins n Pwer Electrnics, vl, pp , April 211 [2] A M Andrade, H L Hey, L chuch, and M L da ilva Martins, mparative evaluatin f single switch highvltage step-up tplgies based n bst and zeta pwm cells, IEEE Transactins n Industrial Electrnics, vl 65, pp , March 218 [3] D Maksimvic and Cuk, witching cnverters with wide dc cnversin range, IEEE Transactins n Pwer Electrnics, vl 6, pp , Jan 1991 [4] Gules, L L Pfitscher, and L C Franc, An interleaved bst dc-dc cnverter with large cnversin rati, in 23 IEEE Internatinal ympsium n Industrial Electrnics ( Cat N3TH8692), vl 1, pp vl 1, June 23 [5] A M Andrade, H L Hey, and M L d Martins, Nnpulsating input and utput current c uk, sepic, zeta and frward cnverters fr high-vltage step-up applicatins, Electrnics Letters, vl 53, n 18, pp , 217 [6] E H Ismail, M A Al-affar, A J abzali, and A A Fardun, A family f single-switch pwm cnverters with high step-up cnversin rati, IEEE Transactins n Circuits and ystems I: egular Papers, vl 55, pp , May 28 [7] E Asl, E Babaei, M abahi, M H B Nzadian, and C Cecati, New half-bridge and full-bridge tplgies fr a switched-bst inverter with cntinuus input current, IEEE Transactins n Industrial Electrnics, vl 65, pp , April 218 [8] C K Tse and M H L Chw, Theretical study f switching pwer cnverters with pwer factr crrectin and utput regulatin, IEEE Transactins n Circuits and ystems I: Fundamental Thery and Applicatins, vl 47, pp , Jul 2 [9] C K Tse, M H L Chw, and M K H Cheung, A family f pfc vltage regulatr cnfiguratins with reduced redundant pwer prcessing, IEEE Transactins n Pwer Electrnics, vl 16, pp , Nv 21 [1] J A Mrales-aldana, Lera-Palm, E PalacisHernandez, and J L Gnzalez-Martinez, Mdelling and cntrl f a dc-dc quadratic bst cnverter with r2p2, IET Pwer Electrnics, vl 7, pp 11 22, January 214 [11] D Middlebrk and Cuk, Islatin and multiple utput extensins f a new ptimum tplgy switching dc-t-dc cnverter, in 1978 IEEE Pwer Electrnics pecialists nference, pp 6 4, June 1978