Prof. Sérgio Rebelo. Curso Profissional Técnico de Eletrónica, Automação e Comando

Transcrição

1 Prof. Sérgio Rebelo Curso Profissional Técnico de Eletrónica, utomação e Comando

2 Módulo I.I Circuitos Lógicos 2 Carga Horária: 25 horas Objetivos: Álgebra de oole e funções lógicas: Reconhecer o estado lógico e identificar variável lógica e nível lógico. Representar as funções lógicas através de tabelas de verdade. Desenhar o logigrama a partir da expressão lógica e vice-versa. Descrever os postulados e teoremas da álgebra de oole. Simplificar funções lógicas através dos teoremas e postulados da álgebra de oole e pelo método de Karnaugh. Desenhar circuitos de lógica combinatória a partir da tabela de verdade ou da expressão de saída. Portas lógicas: Identificar os símbolos das portas lógicas. Descrever o funcionamento das portas lógicas básicas. Reconhecer a universalidade das portas nand e nor. Utilizar portas nand e nor para implementar qualquer função lógica. Famílias lógicas: Descrever as características das famílias lógicas mais usadas nos circuitos digitais (TTL e CMOS).

3 Módulo I.I Circuitos Lógicos 3 Conteúdos Álgebra de oole. Funções lógicas. Portas lógicas. Famílias lógicas.

4 Circuitos Lógicos 4 estrutura binária foi aproveitada pelo matemático inglês George oole, que desenvolveu uma lógica simplificada chamada a Álgebra de oole. O objetivo da álgebra de oole é a definição de uma série de símbolos com a finalidade de representar fenómenos que, encadeados, dão lugar a expressões matemáticas, denominadas funções. s propriedades da álgebra de oole estão relacionadas com a álgebra dos conjuntos e podem ser demonstradas recorrendo a diagramas de Venn como representações gráficas das operações booleanas. Na Álgebra ooleana as variáveis, denominadas binárias, apenas podem assumir um de dois valores ( ou ).

5 Circuitos Lógicos (2) 5 Os nos circuitos lógicos as decisões são baseadas no resultado da combinação de diversas variáveis binárias. Deste modo os circuitos lógicos do tipo digital são constituídos por portas lógicas, que de acordo as suas propriedades, em conjunto, interpretam uma função. s portas lógicas que constituem os circuitos lógicos elementares são: NOT (Função Negação) ND (Função E) OR (Função OU) NND (Função NÃO E) NOR (Função NÃO OU) EXOR (Função OU Exclusivo) EXNOR (Função NÃO OU Exclusivo)

6 Circuitos Lógicos (3) 6 Função Negação (NOT): Designe-se por a propriedade de um objecto, representada no diagrama de Venn da figura, pela área a verde. restante área do rectângulo representa os objectos que não apresentam essa propriedade, simbolizada pela área. Deste modo a condição pode tomar dois valores: verdadeiro, isto é, se o objecto possuir esta propriedade e falso ou em caso contrário, ou seja uma variável binária (o mesmo se passa com ). ssim resulta a tabela de verdade. assume o nome de negado, complemento de ou ainda invertido. Figura Representação em diagrama de Venn da função NOT Tabela Tabela de verdade da função NOT O símbolo lógico que implementa a função de negação (NOT) é o apresentado na figura 2. Figura 2 Representação do símbolo lógico da função NOT

7 Circuitos Lógicos (4) 7 Função E (ND): Designe-se por e as propriedade de dois objetos, representada no diagrama de Venn da figura 3. área do rectângulo a tracejado representa os objetos que apresentam as propriedades e, isto é, pertencem simultaneamente aos conjuntos e. Deste modo define-se a função C com as variáveis independentes e, de acordo com a tabela de verdade 2, onde figuram todas as combinações possíveis de valores das variáveis independentes. esta função dá-se o nome de E (em inglês ND), pois toma o valor de quando e têm o valor. O símbolo lógico que implementa a função E (ND) (neste caso com duas entradas correspondendo as variáveis e ) é o apresentado na figura 4. C=x Figura 4 Representação do símbolo lógico da função E (ND). Figura 3 Representação em diagrama de Venn da função E (ND) C=x Tabela 2 Tabela de verdade da função E (ND)

8 Circuitos Lógicos (5) 8 Função OU (OR): Designe-se por e as propriedade de dois objetos, pretendendo representar-se no diagrama de Venn o espaço de veracidade de um objeto possuir a propriedade ou, obtêm-se a área a tracejado da figura 5. Deste modo define-se a função C com as variáveis independentes e, de acordo com a tabela de verdade 3. esta função dá-se o nome de OU (em inglês OR), pois toma o valor de quando ou têm o valor. O símbolo lógico que implementa a função OU (OR) (neste caso com duas entradas correspondendo as variáveis e ) é o apresentado na figura 6. C=+ Figura 5 Representação em diagrama de Venn da função OU (OR) C=+ Tabela 3 Tabela de verdade da função OU(OR) Figura 6 Representação do símbolo lógico da função OU (OR).

9 Circuitos Lógicos (6) 9 Função NOT porta lógica NOT serve, nos circuitos digitais, para fazer uma negação lógica. Figura 7 Representação do pinout do integrado 744 (função NOT). Função ND função lógica ND serve, nos circuitos digitais, para fazer uma multiplicação lógica. C=x Função OR função lógica OR serve, nos circuitos digitais, para fazer uma soma lógica. Figura 8 Representação do pinout do integrado 748 (função ND). C=+ Figura 9 Representação do pinout do integrado 7432 (função OR)-

10 Circuitos Lógicos (6) Função NÃO E (NND): Designe-se por e as propriedade de dois objetos, pretendendo representar-se no diagrama de Venn o espaço de veracidade correspondente a um objeto não possuir a propriedade e, obtêm-se a área a tracejado da figura. Deste modo define-se a função C com as variáveis independentes e, de acordo com a tabela de verdade 4. esta função dá-se o nome de NND que resulta da negação do produto da expressão x (ND). O símbolo lógico que implementa a função NÃO E (NND) (neste caso com duas entradas correspondendo as variáveis e ) é o apresentado na figura. C=x Figura Representação do símbolo lógico da função NÃO E (NND). Figura Representação em diagrama de Venn da função NÃO E (NND) C=x Tabela 4 Tabela de verdade da função NÃO E (NND)

11 Circuitos Lógicos (7) Função NÃO OU (NOR): Designe-se por e as propriedade de dois objetos, pretendendo representar-se no diagrama de Venn o espaço de veracidade de um objeto não possuir a propriedade ou, obtêm-se a área a tracejado da figura 2. Deste modo define-se a função C com as variáveis independentes e, de acordo com a tabela de verdade 5. esta função dá-se o nome de NOR que apresenta o resultado complementar da função + (OR) O símbolo lógico que implementa a função NÃO E (NND) (neste caso com duas entradas correspondendo as variáveis e ) é o apresentado na figura 3. C=+ Figura 2 Representação em diagrama de Venn da função NÃO OU (NOR) C=+ Tabela 5 Tabela de verdade da função NÃO OU (NOR) Figura 3 Representação do símbolo lógico da função NÃO OU (NOR).

12 Exercícios 2 Considere as variáveis booleanas,,c,d e E. Sendo =, =, C= e D=, qual o valor do produto lógico xxcxd? Sendo ==D= e C=E=, qual o valor da soma lógica ++C+D+E? Qual a expressão lógica F correspondente ao circuito da figura 4? Determine o valor de F na condição de todas as variáveis valerem. C Figura 4 Qual a expressão lógica F correspondente ao circuito da figura 5? Determine o valor de F quando = e =. F F Figura 5 Desenhe o circuito lógico que implementa a função F tal que: F

13 Circuitos Lógicos (8) 3 Função OU EXCLUSIVO (EXOR): Designe-se por e as propriedade de dois objetos, pretendendo representar-se no diagrama de Venn o espaço de veracidade de um objeto possuir a propriedade ou, mas não simultaneamente ambas, obtêm-se a área a tracejado da figura 6. Deste modo define-se a função C com as variáveis independentes e, de acordo com a tabela de verdade 5, que toma o valor sempre que. esta função dá-se o nome de função EXOR, representada pela forma = x + x. O símbolo lógico que implementa a função OU EXCLUSIVO (EXOR) é o apresentado na figura 7. C= + Figura 7 Representação do símbolo lógico da função OU EXCLUSIVO (EXOR). Figura 6 Representação em diagrama de Venn da função OU EXCLUSIVO (EXOR) C= Tabela 6 Tabela de verdade da função OU EXCLUSIVO (EXOR)

14 Circuitos Lógicos (9) 4 Função NÃO OU EXCLUSIVO (EXNOR): Designe-se por e as propriedade de dois objetos, pretendendo representar-se no diagrama de Venn o espaço de veracidade de um objeto possuir a propriedade e ou não possuir a propriedades e, obtêm-se a área a tracejado da figura 8. esta função dá-se o nome de EXNOR, representada pela forma e trata-se do universo complementar da função OU EXCLUSIVO. tabela de verdade da função é apresentada na tabela 7. função EXNOR, representada por = x + x. O símbolo lógico que implementa a função NÃO OU EXCLUSIVO (EXNOR) é o apresentado na figura 9. C= + Figura 8 Representação em diagrama de Venn da função NÃO OU EXCLUSIVO (EXNOR) C= Tabela 7 Tabela de verdade da função NÃO OU EXCLUSIVO (EXNOR): Figura 9 Representação do símbolo lógico da função NÃO OU EXCLUSIVO (EXNOR).

15 Álgebra de oole 5 Na álgebra de oole, se uma equação deduzida a partir dos seus axiomas é verdadeira, também o é a sua dual, que se obtém da primeira trocando as operações + por x e os elementos por. tendendo a este princípio, verificam-se as seguintes leis: Lei do Elemento Neutro: += x= + += += Tabela 8 Verificação da Lei do Elemento Neutro. 2 Lei do Elemento bsorvente: += x= x x= x= Tabela 9 Verificação da Lei do Elemento bsorvente.

16 Álgebra de oole (2) 6 3 Lei da Edempotência: += x= + += += Tabela Verificação da Lei da Edempotência. 4 Lei da Complementaridade: += x= x x= x= Tabela Verificação da Lei da Complementaridade. 5 Lei da Involução: = Tabela 2 Verificação da Lei da Involução.

17 Álgebra de oole (3) 7 Propriedade Comutativa: +=+ x=x 2 Propriedade ssociativa: +(+C)=(+)+C x(xc)=(x)xc Tabela 4 Verificação da Propriedade ssociativa. + + Tabela 3 Verificação da Propriedade Comutativa. C xc x(xc) x Cx(x) x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x= x=

18 Álgebra de oole (4) 8 3 Propriedade Distributiva: +(xc)=(+)x(+c) +(xc)=(x)+(xc) C xc +(xc) + +C (+)x(xc) x= += += += x= x= += += += x= x= += += += x= x= += += += x= x= += += += x= x= += += += x= x= += += += x= x= += += += x= Tabela 5 Verificação da Propriedade Distributiva.

19 Álgebra de oole (5) 9 Lei da bsorção: +x= x(+)= Demonstração: +x=x+x =x(+) =x() = (Lei do elemento Neutro) (Propriedade Distributiva) (Lei do elemento bsorvente) (Lei do elemento Neutro) 2 Lei da bsorção (Variante): +x=+ x(+)=x Demonstração: x(+)=x+x =+(x) =x (Propriedade Distributiva) (Lei da Complementaridade) (Lei do elemento Neutro)

20 Leis de Morgan 2 Leis de Morgan: +=x x=+ Deste modo pelas leis de Morgan pode afirmar-se que o complemento da soma é igual ao produto dos complementos e que o complemento dum produto é igual à soma dos complementos. s leis de Morgan são válidas para mais de duas variáveis. Pelo que considerando quatro variáveis fica: ++C+D=xxCxD xxcxd=++c+d Uma regra prática na utilização das leis de Morgan convenciona que as funções OR e ND são complementares. (x=+) Pelas leis de Morgan pode concluirse que um circuito NOR é equivalente a um circuito ND com as entradas invertidas e que um circuito NND equivale a um circuito OR com as entradas invertidas. + x Figura 2 Representação da equivalência entre portas lógicas (Leis de Morgan). x +

21 Universalidade das Portas NND 2 s várias funções booleanas estudadas obtêm-se a partir de três funções básicas: NOT, OR e ND. Demonstra-se que existem duas portas lógicas universais a partir das quais é possível implementar qualquer função lógica. Estes blocos ditos universais são as portas NND e NOR. Verifique-se como as diversas gates são obtidas à custa de portas NND: Porta lógica NOT: Pode concluir-se que uma porta NND com as duas entradas ligadas entre si actua como um circuito inversor. Recorrendo à igualdade: x= " Pode obter-se o mesmo resultando aproveitando o facto de ser o elemento neutro da multiplicação. Deste modo: x= Figura 2 Representação da função lógica NOT à custa de portas NND.

22 Universalidade das Portas NND (2) 22 2 Porta lógica ND: tendendo a lei da involução pode obter-se uma porta ND por meio da duas portas NND, funcionando uma delas como inversor. x x=x Figura 22 Representação da função lógica ND à custa de portas NND. 3 Porta lógica OR: tendendo as leis de Morgan pode obter-se uma porta OR por meio da três portas NND, funcionando duas delas como inversores. x=+ 4 Porta lógica NOR: tendendo ao circuito representado na figura 23, para implementar uma porta lógica NOR, basta complementar o resultado, acrescentando uma porta NND a funcionar como inversor. Figura 23 Representação da função lógica OR à custa de portas NND. x=+ Figura 24 Representação da função lógica NOR à custa de portas NND. +

23 Universalidade das Portas NND (3) 23 5 Porta lógica EXOR: Por aplicação das leis de Morgan temos: + = (x) + (x)=(x) + (x)=(x) x (x) Para realizar-se uma porta EXOR são necessárias 5 portas NND, duas das quais a funcionar como inversores. (x) + = (x) x (x) (x) Figura 25 Representação da função lógica EXOR à custa de portas NND. 6 Porta lógica EXNOR tendendo ao circuito representado na figura 25, para implementar uma porta lógica EXNOR, basta complementar o resultado, acrescentando uma porta NND a funcionar como inversor.

24 Tabelas de Verdade 24 Uma tabela de verdade é uma tabela em que se apresentam todas as combinações possíveis das variáveis da função juntamente com os correspondentes valores assumidos pela função para cada uma dessas combinações. tabela indica que a função assume o valor lógico (zero) ou (um) para as diferentes combinações. Á soma dos produtos, nos quais aparecem todas as variáveis em cada um dos termos que constituem a expressão, na forma direta ou complementada, dá-se o nome de representação na ª forma canónica, soma de produtos ou MINTERMS. Uma forma de simplificar o número de termos de uma função é através da álgebra de oole, o que requer muita perícia na utilização das leis ou teoremas ou então através de ferramentas gráficas de simplificação de funções lógicas, também conhecidas por mapas de Karnaugh. Os mapas de Karnaugh constituem outra representação para as funções lógicas.

25 Representação de Funções 25 Forma Canónica Disjuntiva de uma função booleana é todo o produto ou soma de produtos nos quais aparecem todas as variáveis em cada um dos termos que constituem a expressão em forma directa ou complementada. Forma Canónica de uma função booleana: Obtenção da função lógica a partir da Tabela de Verdade. forma canónica disjuntiva (MINTERMS) obtém-se somando todos os produtos lógicos que dão à função o valor lógico. O número de termos será igual ao número de s na função. De acordo com a tabela de verdade da função F, a sua expressão (MINTERMS), isto é, na forma de soma de produtos resulta: F= xxc+xxc+xxc C F Tabela 6 Tabela de verdade da função F.

26 Representação de Funções (2) 26 Forma Canónica Conjuntiva (MXTERMS) obtém-se multiplicando todas as somas lógicas que dão à função o valor lógico. Forma Canónica de uma função booleana: Obtenção da função lógica a partir da Tabela de Verdade. O número de termos será igual ao número de s da função. Neste caso as variáveis aparecem negadas quando o seu valor na tabela de verdade corresponde a. C F De acordo com a tabela de verdade da função F, a sua expressão (MXTERMS), isto é, na forma de produtos de somas resulta: F= (++C)x(++C)x(++C)x(++C)x(++C) Tabela 6 Tabela de verdade da função F.

27 Mapas de Karnaugh 27 Os mapas de Karnaugh constituem outra representação para as funções lógicas e são preenchidos geralmente a partir da tabela de verdade construção, propriamente dita, do mapa de Karnaugh depende do número de variáveis de entrada da função a representar. n Um mapa de Karnaugh é uma matriz com 2 quadrados, sendo n o número de variáveis da função a simplificar. C Figura 26 Representação de um mapa de Karnaugh com três variáveis.

28 Mapas de Karnaugh (2) 28 De acordo com a tabela de verdade 7 da função F, a sua expressão (MINTERMS), isto é, na forma de soma de produtos resulta: F= xxc+xxc+xxc+xxc+xxc Para simplificar a expressão, de acordo com a tabela de verdade 7 da função F, constrói-se o mapa de Karnaugh corresponde. O preenchimento do mapa de Karnaugh é feito a partir da posição que a função de saída ocupa na tabela de verdade. C C F Tabela 6 Tabela de verdade da função F. Figura 26 Representação de um mapa de Karnaugh para a tabela de verdade 7.

29 Mapas de Karnaugh (3) 29 Depois de preenchido os mapas de Karnaugh: Para simplificar a expressão deve-se criar grupos de s, ligando em cada grupo (ou laço) o maior número de s possível. Os grupos devem sempre possuir um número de s que seja uma potência de 2, isto é,, 2, 4, 8 Se, de uma célula para a outra, apenas variar uma das variáveis, então, pode dizer-se que existe adjacência lógica. No caso de algum ficar isolado, deverá ser incluído na expressão o termo mínimo correspondente. Eliminar os termos mínimos em que todos os já foram incluídos noutros termos mínimos. Escrever a combinação de termos mínimos, ligados pela operação soma lógica. C Figura 27 Representação de um mapa de Karnaugh para a tabela de verdade7 e dos respectivos laços. nalisando o mapa de Karnaugh, a função F é simplificada e resulta em: F= + C

30 Mapas de Karnaugh (4) 3 Simplificar através do mapa de Karnaugh, a função Y: Y=xC+xxC+xxC Na forma canónica disjuntiva (MINTERMS), são representados os termos iguais ao número de s na função. C Figura 28 Representação de um mapa de Karnaugh para a função Y. O preenchimento do mapa de Karnaugh, representado na figura 28 é feito a partir da função Y. Depois do preenchimento do mapa de Karnaugh, formamse os laços para simplificar a expressão, como está representado na figura 29. nalisando o mapa de Karnaugh, a função Y fica igual a: Y=xC+ C Figura 29 Representação de um mapa de Karnaugh para a função Y e dos respectivos laços.

31 Mapas de Karnaugh (5) 3 Combinações incorretas no preenchimento dos mapas de Karnaugh: Embora as quatro quadrados sejam adjacentes a hipótese não é válida pois nenhuma variável mantém o mesmo valor em todos eles (figura 3). Também não é válido associar qualquer número de quadrados, que não seja potência de 2 (figura 3). Embora algumas combinações não sejam incorretas, deve-se sempre reduzir ao mínimo possível o número de laços, evitando assim a introdução de termos redundantes (figura 32). C C Figura 32 Representação de um mapa de Karnaugh com um termo redundante. C Figura 3 Representação de um mapa de Karnaugh. C Figura 3 Representação de um mapa de Karnaugh.

32 Mapas de Karnaugh (6) 32 partir das tabelas de verdade da função F, simplifique a função utilizando os mapas de Karnaugh e construa o circuito lógico da função simplificada. C F C F C F

33 Mapas de Karnaugh (7) 33 partir das tabelas de verdade das funções F e F2, simplifique as funções utilizando os mapas de Karnaugh e construa o circuito lógico de cada função simplificada. Variáveis Combinações C F Variáveis Combinações C F2

34 Famílias Lógicas 34 Um circuito integrado (CI) é formado por um pequeno cristal de silício (em geral, mas há outras tecnologias) onde se utilizam transístores, díodos, resistências e outros elementos de circuitos, interligados entre si para formarem circuitos de maior ou menor complexidade. Os Sistemas Digitais são constituídos a partir de portas lógicas. O principal fator determinante da velocidade com que um Sistema Digital pode funcionar é a velocidade com que operam as portas. O factor mais importante relacionado com a velocidade de uma porta é o atraso de propagação, isto é, o tempo requerido pela saída de uma porta lógica para responder a uma mudança no nível lógico da entrada. Famílias lógicas principais: TTL Transistor Transistor Logic, a mais usada: Série 54 (-55 a +25 ºC) utilizações militares. Série 74 ( a +75 ºC) utilizações industriais. Sub-famílias: STD, S, LS, LS, S CMOS Complementary MOS, a que menos consome, lenta, funciona com alimentação entre 3 e 5 V, problemas na interface TTL para CMOS.

35 Famílias Lógicas (2) 35 Tecnologia TTL: uma tecnologia que foi muito usada e que estabeleceu critérios e normas. Utiliza transístores bipolares a funcionar ao corte ou a saturação. Tem um comportamento médio no que diz respeito ao tempo de propagação por porta (este tempo mede, de forma simplificada, a velocidade da porta), ao consumo em energia elétrica e à potência dissipada sob a forma de calor. É uma tecnologia em perda a favor da tecnologia CMOS. Tecnologia CMOS: a outra tecnologia de grande divulgação. Utiliza transístores MOS com canais de 2 tipos. É relativamente mais lenta que a TTL, mas consome menos. Combinando a tecnologia CMOS a sua capacidade de integração e os baixos consumos energéticos e potência dissipada, colocaram-na actualmente como a mais importante no projecto e fabrico de CIs. Os circuitos da subfamília 74HCT são uma variante de circuitos CMOS com níveis de tensão totalmente compatíveis com os da família TTL.

36 Famílias Lógicas (3) 36 Designações para as outras subfamílias CMOS são identificadas pela letra C: 74Cxx ou 54Cxx -> CMOS 74HCxx ou 54HCxx -> CMOS de alta velocidade (HC) 74HCTxx ou 54HCTxx -> CMOS de alta velocidade compatível com TTL (HCT). 74Cxx ou 54Cxx -> CMOS avançada (C). 74CTxx ou 54CTxx -> CMOS avançada compatível com TTL (CT). Os circuitos integrados 74xx ou 54xx (TTL) têm o mesmo funcionamento e o mesmo pinout que os CI 74Cxx ou 54Cxx. s subfamílias 74NC e 74MCT são compatíveis pino a pino com a série 74LS (TTL). Figura 33 Representação do PINOUT típico para CIs.

37 Famílias Lógicas (4) 37 Família lógica TTL. Níveis de tensão: VOH: tensão de saída mínima que a porta fornece quando estiver ao nível alto. VOL: tensão de saída máxima que a porta fornece quando estiver ao nível baixo. VIH: tensão mínima que pode ser aplicada à entrada e reconhecida como nível alto. VIL: tensão máxima que pode ser aplicada à entrada e reconhecida como nível baixo. Figura 34 Representação dos níveis de tensão principais para a família lógica TTL.

38 Famílias Lógicas (5) 38 Subfamílias CMOS Série de porta metálica (MOS - Metal-Oxide-Silicon). Vantagens sobre TTL: opera com tensões entre 3 e 5 V, baixos consumos, elevada imunidade a ruídos. Desvantagens sobre TTL: longos atrasos de propagação ( ms), sensibilidade a descargas electrostáticas. Subfamílias HCMOS High-speed CMOS. Consumo mais elevado alta velocidade existem problemas na interface TTL para HCMOS. Figura 35 Representação dos níveis de tensão principais para a família lógica CMOS.

39 Exercícios 39 Desenhar a tabela de verdade da seguinte função booleana: enumeração das linhas pelos equivalentes decimais dos números correspondentes às quantidades booleanas gerais (,, C).

40 Exercícios (2) 4 partir da tabela de verdade da função F, construa o mapa de Karnaugh e determine a sua expressão simplificada. C nalisando o mapa de Karnaugh, a função F simplificada resulta em: F = +C Implemente num circuito lógico, só com portas NND, a função simplificada da função F.

41 Exercícios (3) 4 Determine a tabela de verdade da função booleana: partir da tabela de verdade da função F2, construa o mapa de Karnaugh e determine a sua expressão simplificada e implemente num circuito lógico, só com portas NND, a função simplificada da função F2. C nalisando o mapa de Karnaugh, a função F2 simplificada é a: F 2 = C+C

42 Exercícios (4) 42 Determine a tabela de verdade da função booleana: partir da tabela de verdade da função F3, escreva a sua expressão (MINTERMS), isto é, na forma de soma de produtos e construa o mapa de Karnaugh. C D nalisando o mapa de Karnaugh, a função F3 simplificada é a: F 3 = +CD

43 Exercícios (6) 43 Determine a tabela de verdade da função booleana: partir da tabela de verdade da função F4, escreva a sua expressão (MINTERMS), isto é, na forma de soma de produtos e construa o mapa de Karnaugh. C nalisando o mapa de Karnaugh, a função F4 simplificada é a: F=C++

44 Exercícios (6) 44 Determine a tabela de verdade da função booleana: partir da tabela de verdade da função F4, escreva a sua expressão (MINTERMS), isto é, na forma de soma de produtos e construa o mapa de Karnaugh. C Implemente num circuito lógico as funções: nalisando o mapa de Karnaugh, a função F5 simplificada é a: F=+C+C

45 45 Fim UFCD 624