Projecto de Sistemas Digitais

Transcrição

1 Projecto de Sistemas Digitais Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas Dezembro de 2007 António José Duarte Araújo

2 Introdução A representação em VFL e a norma IEEE 754 Porquê VFL? Precisão e gama de representação Rigidez da norma: embora essencial, não contempla formatos de representação especificamente concebidos para determinadas aplicações Dificuldades Optimização de formatos VFL Fluo de projecto tradicional ao nível RTL não contempla a síntese de operadores VFL Arquitecturas específicas colocam novos desafios Faltam metodologias capazes de proporcionarem uma visão integrada das fases de projecto AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 2 álculo em VFL Operações aritméticas: +,,, Representação: sinal, significando e epoente Formato: dimensão ajustada às características da aplicação Funções transcendentes: e, cos, etc. Métodos de aproimação: polinómios, tabelas e processos iterativos (p. e. ORDI) Precisão dependente das necessidades da aplicação Epressões matemáticas AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 3

3 onceitos e definições sinal epoente Número de bits Significando ( mantissa ) Sinal Epoente Significando A base β (2) não é representada AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 4 Representação normalizada Forma de representação em que o MSB do significando é 1 Eemplo: 0, = 0, = 1, Vantagens: forma normalizada f=0100 E=010 M=1,f Poupa-se 1 bit no significando oerência de representação Facilita a comparação de números VFL (epoentes) AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 5

4 Representação do significando hidden bit fracção unit in the last position a parte fraccionária do significando é por vezes tratada por significando m não inclui o 1 implícito Em binário (β =2) f [0,1[, ou seja, M [1,2[... e o 0, como é representado? AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 6 Representação do epoente Representação em ecesso: K e = grandeza do epoente real mais negativo (2 e-1-1) (geralmente designa-se por bias) Para números ordinários E ]0, 2 e -1[ AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 7

5 Eemplo de representação om (e,m) = (4,3): bias = =7 ulp = 2-3 M min =1,000 M ma =1,111 E min =0001 (E real =-6) E ma =1110 (E real =7) = 1, = 0, = 1, = 144 AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 8 Gama de representação Overflow negativo Underflow negativo Underflow positivo F - F + Overflow positivo - M. ma β E ma - M. β E min min 0 M. β E min min M. ma β E ma AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 9

6 Erro de representação número real representação em VFL β E β E+1 β E+2 AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 10 Erro relativo e precisão AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 11

7 Resultado das operações AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 12 Modos de arredondamento Z() N() () () β E no sentido de : () é o > número representável ; no sentido de + : () é o < número representável ; por truncamento: Ζ()= () se >0 ou Ζ()= () se <0; para o par mais próimo: Ν() é o número representável mais próimo de ; caso esteja à mesma distância de dois valores representáveis, então é escolhido o que for par. AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 13

8 Norma IEEE 754: formatos Formato simples: (e,m) = (8, 23) b 31 b b b 22 b 0 Formato duplo: (e,m) = (11, 52) S E f b 63 b b b 51 b 0 Formatos estendidos: simples (e,m) = ( 11, 31) duplo (e,m) = ( 15, 63) S E f AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 14 Norma IEEE 754: formatos AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 15

9 Norma IEEE 754: valores especiais (NaN = Not A Number) AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 16 Norma IEEE 754: valores especiais Para (e,m) = (4,3): = NaN AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 17

10 Norma IEEE 754: ecepções Operação inválida: resultado=nan se operando=nan, + +( ), + (+ ), 0, 0 0 ou Divisão por zero ( 0, com 0): resultado = + se >0 ou se <0 Overflow: resultado (+ ou ou maior/menor número representável) depende da forma de arredondamento Underflow: resultado (0 ou menor número representável) depende da forma de arredondamento Resultado ineacto: se ocorre overflow ou se o resultado de uma operação arredondado não é eacto AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 18 A norma IEEE 754 em aplicações específicas onsiderações de representação Hidden bit, significando e epoente, valores especiais, ecepções, formas de arredondamento Formato interno alargado com bits auiliares: G (guard bit), R (round bit) e S (sticky bit) Formatos e realizações em hardware Rigidez dos formatos não se adequa ao conteto de aplicações específicas Aspectos arquitecturais: simplificações possíveis AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 19

11 Adição/subtracção VFL Detecção de operandos com valores especiais; identificação do operando com maior valor absoluto (comparação dos epoentes e significandos); sinal e epoente do resultado iguais ao sinal e epoente do operando com maior valor absoluto Alinhamento do significando do operando com menor valor absoluto (deslocamento dado pela diferença dos epoentes) Adição ou subtracção dos significandos, conforme os operandos tenham sinais iguais ou diferentes, respectivamente Normalização: shift right se M [2, 4[ ou shift left se M [0, 1[ (leading one detection, LOD ou leading one prediction, LOP); ajuste do epoente; detecção de overflow e underflow Arredondamento e ajuste do epoente. AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 20 Adição/subtracção VFL V 1 S 1 E 1 f 1 V 2 S 2 E 2 f 2 Nível 1 Nível 2 Nível 3 Detecção de valores especiais V 1 '=ma(v 1, V 2 )=(S 1 ', E 1 ', f 1 ') V 2 '=min(v 1, V 2 )=(S 2 ', E 2 ', f 2 ') S 1 ' S 2 ' E 1 ' E 2 ' f 2 ' f 1 ' - Alinhamento add/sub +/- Parâmetros característicos: Formato dos operandos (s,m,e) Blocos opcionais (p. e. detecção de overflow e arredondamento) Blocos fundamentais: Somadores/subtractores VFX, barrel-shifters Ajuste do epoente Normalização Nível 4 Nível 5 Ajuste do epoente Arredondamento Estado V S E f AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 21

12 Adição VFL: eemplo Seja (e,m)=(7,10) onsiderando V 1 = 24, = V 2 = 25,40625 = omo E 1 = E 2 e f 2 > f 1, após swap: S = 1 E = e V 1 + V 2 = V = [S,E,M] M = 1,f 1 1,f 2 = 0, V 1 = V 2 = Após normalização (significando deslocado 4 bits para a esquerda e epoente subtraído de 4): M = 1, e E = V = = 1, AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 22 Multiplicação VFL Detecção de operandos com valores especiais; sinal do resultado é o XOR dos sinais dos operandos Multiplicação dos significandos; adição dos epoentes e subtracção do ecesso (bias, K e ) da representação do epoente (porquê?) Normalização: como M 1, M 2 [1, 2[ então M [1, 4[, o que poderá implicar um shift right e o consequente incremento do epoente (deiando de ser necessário fazer LOD, simplificando a normalização face à mesma operação necessária na adição); detecção de overflow e underflow Arredondamento e ajuste do epoente. AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 23

13 Multiplicação VFL V 1 S 1 E 1 f 1 V 2 S 2 E 2 f 2 Nível 1 Detecção de valores especiais Nível Nível 3 Ajuste do epoente Normalização Ajuste do epoente Arredondamento Nível 4 Estado V S E f AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 24 Divisão VFL Detecção de operandos com valores especiais; sinal do resultado é o XOR dos sinais dos operandos Divisão dos significandos; subtracção dos epoentes e adição do ecesso (bias, K e ) da representação do epoente (porquê?) Normalização: como M 1, M 2 [1, 2[ então M ]1/2, 2[, o que poderá implicar um shift left e o consequente decremento do epoente (deiando de ser necessário fazer LOD, simplificando a normalização face à mesma operação necessária na adição); detecção de overflow e underflow Arredondamento e ajuste do epoente. AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 25

14 Divisão VFL V 1 S 1 E 1 f 1 V 2 S 2 E 2 f 2 Nível 1 Detecção de valores especiais Nível 2 - Ajuste do epoente Normalização Nível 3 Ajuste do epoente Arredondamento Nível 4 Estado V S E f AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 26 Resultados das operações VFL envolvendo valores especiais + y y y y AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 27

15 álculo de funções elementares Eemplos: sen(), cosh(), e(), log(), arctg() As funções elementares, ou transcendentes, desempenham um importante papel em diversas áreas onde o peso computacional do cálculo científico é grande omo calcular? O processo geral consiste em 3 fases: Redução do argumento da função a um intervalo reduzido álculo da aproimação ao valor da função no intervalo reduzido Reconstrução da função para o argumento original As fases de redução e reconstrução, mais simples, são conhecidas para cada função elementar AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 28 Métodos de cálculo Aproimações polinomiais (ou por funções racionais p()/q()) Tabelas (e mistos, tabelas+polinómios aproimantes para valores não tabelados) Métodos iterativos (p.e., shift and add como o ORDI) AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 29

16 Aproimações polinomiais f() aproimação polinomial (minima) s MUX c n c n-1... c 2 p()=c n n + c n-1 n c c 0 =(...(c n +c n-1 )+...+c 1 )+c 0 c 1 c 0 + e := e - 1 c e + R f() regra de Horner Recursos principais: somador e multiplicador rst clk Unidade de controlo done AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 30 ORDI ORDI generalizado para o sistema: y z O R D I K 1. (. cos z + y. sen z) K 1. (y. cos z -. sen z) 0 y z O R D I K. 1 ( 2 + y 2 ) 1/2 0 z +arctan(y/) circular (m=1) linear (m=0) hiperbólico (m=-1) y z y z O R D I O R D I y +. z 0 y z O R D I K -1. (. cosh z + y. senh z) K -1. (y. cosh z -. senh z) 0 y z 0 z + y/ O R D I K. -1 ( 2 - y 2 ) 1/2 0 z + arctanh (y/) AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 31

17 Implementação do ORDI, com (valor arbitrário que traduz um) incremento do ângulo) 0 >> +/- n relações iterativas: y 0 y >> +/- y n Tabela z 0 z +/- z n d i Recursos principais: somadores e registos de deslocamento AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 32 Eemplo de aplicação do ORDI álculo de cos(π/4) com 10 bits de precisão omo se trata de uma função trigonométrica circular, m=1 e K= , sendo os valores iniciais AJA, FEUP PSDI - Aritmética em Vírgula Flutuante: Algoritmos e Arquitecturas 33