Microprocessadores. Arquitectura Geral de Microprocessador

Transcrição

1 Arquitectura Geral de Microprocessador António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal pinheiro@ubi.pt

2 Modelo de von Neuman Barramento de Endereços µprocessador Memória Entrada/Saída Barramento de Dados Sinais de Controlo

3 Estrutura de µprocessadores A FLAGS ALU F WF B DEMUX M2 M1 M0 R WR R0 R1 R2 R3 MUX MUX S1 S0 Fz FsFov D1 D0

4 Estrutura de µprocessadores WF A ALU F FLAGS Fz FsFov B DEMUX M2 M1 M0 R WR R0 R1 R2 R3 MUX MUX S1 S0 D1 D0 W D R D "Buffer" de dados Barramento de Dados

5 Estrutura de µprocessadores W SP R SP "STACK POINTER" WF A ALU F FLAGS Fz FsFov B DEMUX M2 M1 M0 R WR R0 R1 R2 R3 MUX MUX S1 S0 D1 D0 W PC R PC Contador de Programa W E R E Registo de Endereço W D R D "Buffer" de dados I E MUX Barramento de Dados Barramento de Endereços

6 Estrutura de µprocessadores W SP R SP "STACK POINTER" WF A ALU F FLAGS Fz FsFov B DEMUX M2 M1 M0 R WR R0 R1 R2 R3 MUX MUX S1 S0 D1 D0 W PC R PC Contador de Programa W E R E Registo de Endereço W D R D "Buffer" de dados I E MUX Barramento de Dados Barramento de Endereços CK Controlador Registo de Instrucção W I M 0 D 0 S 0 R M 1 D 1 S 1 W R R SP W SP R E R D W E W D W R PC PC M 2 W F W I I E

7 ALU - Unidade Lógica e Aritmética M 2 M 1 M 0 OPERAÇÃO A + B A - B A A A AND B A OR B A EXOR B NOT(A)

8 Instrucções TRÊS GRUPOS: - OPERAÇÕES DE MOVIMENTO DE DADOS - OPERAÇÕES ARITMÉTICAS E LÓGICAS - OPERAÇÕES DE CONTROLO DE PROGRAMA EXEMPLO: INSTRUCÇÕES DE 8 BITS: I 7 I 6 TIPO DE OPERAÇÃO 0 - ARITMÉTICAS E LÓGICAS 1 0 MOVIMENTO DE DADOS 1 1 CONTROLO DE PROGRAMA

9 Instrucções OPERAÇÕES DE MOVIMENTO DE DADOS I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 MNEMÓNICA OPERAÇÃO s 1 s 0 d 1 d 0 MOV R d,r s MOVE CONTEÚDO DE R s PARA R d d 1 d 0 LD R d CARREGA R d COM CONTEÚDO DO ENDEREÇO s 1 s 0 ST R s ARMAZENA R s NO ENDEREÇO s 1 s 0 MOV R E,R s MOVE R s PARA O REGISTO DE EN- DEREÇO s 1 s 0 MOV SP,R s MOVE R s PARA O STACK POINTER" s 1 s 0 MOV PC,R E MOVE REGISTO DE ENDEREÇO PARA O CONTADOR DE PROGRAMA

10 Instrucções OPERAÇÕES ARITMÉTICAS E LÓGICAS I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 MNEMÓNICA OPERAÇÃO NOP NO OPERATION" s 1 s 0 d 1 d 0 ADD R d,r s R d R d + R s s 1 s 0 d 1 d 0 SUB R d,r s R d R d - R s d 1 d 0 INC R d R d R d d 1 d 0 DEC R d R d R d s 1 s 0 d 1 d 0 AND R d,r s R d R d AND R s s 1 s 0 d 1 d 0 OR R d,r s R d R d OR R s s 1 s 0 d 1 d 0 EXOR R d,r s R d R d EXOR R s d 1 d 0 NOT R d R d NOT(R d )

11 Instrucções OPERAÇÕES DE CONTROLO DE PROGRAMA I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 MNEMÓNICA OPERAÇÃO JMP SALTO INCONDICIONAL C 2 C 1 C 0 JCC SALTO CONDICIONAL CALL ROTINA INCONDICIONAL C 2 C 1 C 0 CCC ROTINA CONDICIONAL RET RETORNO DE ROTINA

12 Modelo de Von Neumann Arquitecturas de Microprocessadores Barramento de Endereços µprocessador Memória Entrada/Saída Barramento de Dados Sinais de Controlo

13 Arquitecturas de Microprocessadores Arquitectura Geral Ponteiro do Stack Contador de Programa Registo de Endereço Interligação Barramento de Endereços Interligação Barramento de Dados Registos Gerais Registo de Instrução ALU Unidade de Controlo Registo de Flags

14 Arquitecturas de Microprocessadores Arquitectura Geral Organização da Memória Estrutura de Dados Programação Tipo de Memória Linguagem de Alto Nível Variáveis com Nome Multidimensionais - Rotinas e Retornos - Parâmetros - Memória Dinâmica Dados Instrucção Microprocessador Array" Linear Normalmente feitas para superar o Semantic Gp Unidimensionais Operações de Stack" Dados = Instrucção

15 Arquitecturas de Microprocessadores Arquitectura Geral Arquitectura e EficiÊncia de Execução Tipos de Dados +/ idênticos no Microprocessador e na Linguagem de Alto Nível Definem mecansimos para aceder aos dados Modos de Endereçamento Podem proporcionar mecanismos eficientes para mapear estruturas de dados complexas CISC - Complex Instruction Set Computer RISC - Reduced Instruction Set Computer Conjunto de Instrucções Podem aumentar eficiência de duas formas:

16 Ciclo Básico de Instrucção Ciclos de Instrucção Início Ciclo de Busca Ciclo de Execução Halt

17 Ciclo Básico de Instrucção com Interrupções Ciclos de Instrucção Início Ciclo de Busca Não Processa Interrupção Sim Interrupção? Ciclo de Execução Halt

18 FPU - Floating Point Unit Representação de Números Reais Ponto Fixo Ponto Flutuante Parte Inteira Parte Decimal Sinal 1 x(10) 2 Mantissa Expoente Underflow - Número com valor absoluto muito pequeno diferente de zero que não pode ser representado. Overflow - Número com valor absoluto muito grande que não pode ser representado. FPU - Floating Point Unit Circuito que se destina a fazer operações com números em vírgula flutuante.

19 FPU - Floating Point Unit Norma do IEEE Nome Número de bits Sinal Mantissa Expoente Polarização Precisão Simples Precisão Dupla Valor representado em decimal: ( Formato: ( 1) Sinal 1 + p 1 n=1 Sinal Expoente Mantissa Mantissa(n) 2 n ) 2 Expoente-Polarização Casos especiais: Tipo Expoente Mantissa Zero Infinito NaN Num. não normalizado