Aritmética dos Computadores

Transcrição

1 William Stallings Arquitetura e Organização de Computadores Capítulo 4 Aritmética dos Computadores Unidade Lógica e Aritmética Faz os cálculos lógicos e aritméticos. Tudo, num sistema computador, está lá para servir esta unidade. Manipula valores inteiros (ponto fixo) Manipula valores reais (ponto flutuante) A FPU pode ser uma unidade separada Co-processador matemático (maths coprocessor) A FPU pode ser um chip separado (486DX +) 2 1

2 Interface da ULA: entradas e saídas 3 Representação Inteira Utiliza os símbolos 0 & 1 para representar todas as coisas. Números positivos são armazenados no formato binário. Exemplo: 41= Sem sinal de negativo Sem vírgula Representações de valores sinalizados: Sinal-magnitude (Sign-Magnitude) Complemento-dois (Two s compliment) 4 2

3 Representação Inteira De modo geral, se a seqüência de n dígitos binários a n-1 a n-2...a 1 a 0 for interpretada como um número inteiro sem sinal A, seu valor será dado por: A n 1 i0 2 i a i 5 Representação Sinal-Magnitude (Sign-Magnitude) O bit mais a esquerda é o bit de sinal 0 significa que o valor é positivo 1 significa que o valor é negativo +18 = = Problemas É necessário considerar o sinal e a magnitude nas operações aritméticas. Duas representações para o zero (+0 and -0) 6 3

4 Representação Sinal-Magnitude Expressão geral: n i Sinal magnitude A 2 0 : n2 i0 i 2 a i i 2 a i se se a n1 a n Representação em Complemento-Dois (Two s Compliment) +3 = = = = = = =

5 Representação em Complemento-Dois Características-chaves Faixa de Valores representáveis -2 n-1 a 2 n-1-1 Representações para o zero 1 Negação Expansão do número de bits Regra de overflow Regra de subtração Pegue o complemento booleano de cada bit do número positivo correspondente e então some 1 ao padrão de bits resultante, tratado como um número inteiro sem sinal Acrescente posições de bit à esquerda e preencha esses bits com o valor do bit de sinal original. Se dois números com o mesmo sinal forem somados, ocorrerá overflow apenas se o resultado tiver sinal oposto. Para subtrair B de A, pegue o complemento de dois de B e some-o com A. 9 Representação em Complemento-Dois: Benefícios Uma única representação para o zero As operações aritméticas são simples (mais tarde, veremos mais detalhes) A negação é aparentemente simples: 3 = Fazendo a complementação booleana, temos: Adicionando 1 ao LSB, temos: =

6 Representação em Complemento-Dois Expressão Analítica A 2 n1 a n1 n 2 i0 2 i a i 11 Complemento-de-Dois Representação geométrica de inteiros 12 6

7 Negação: caso especial #1 0 = Inverter bits Add 1 ao LSB +1 Resulta Se ignorarmos o overflow, teremos então: - 0 = 0 13 Negação: caso especial #2-128 = Inverter bits Add 1 ao LSB +1 Resulta Então: -(-128) = -128 X Monitorar MSB (sign bit) Deve mudar durante a operação de negação 14 7

8 Faixa de valores 8 bits em complemento = = = = bits em complemento-de = = = = Conversão de comprimentos Números positivos preencher com 0 s +18 = = Números negativos preencher com 1 s -18 = = Isso é chamado extensão de sinal 16 8

9 Aritmética de Números Inteiros: Adição e Subtração Adição: operação aritmética binária normal Monitora o bit de sinal para overflow Subtração: Realiza o complemento-dois do subtraendo e adiciona ao minuendo Isto é, a - b = a + (-b) Precisamos, somente, dos circuitos de complemento e de adição. 17 Hardware para Adição e Subtração 18 9

10 Aritmética de Números Inteiros: Multiplicação Comparada as operações de adição e subtração, a operação de multiplicação é de maior complexidade. Realizar produtos parciais para cada dígito Tomar cuidado com a posição do valor (coluna) Adicionar os produtos parciais. 19 Exemplo de multiplicação 1011 Multiplicando (11 dec ) x 1101 Multiplicador (13 dec ) 1011 produtos parciais Nota: se o bit do multiplicador for 1, copiar o multiplicando (posicionar o valor), caso contrário somar Produto (143 dec ) Nota: precisamos do dobro de comprimento para o resultado final 20 10

11 Unsigned Binary Multiplication 21 Exemplo da execução da multiplicação 22 11

12 Diagrama para multiplicação não sinalizada. 23 Multiplicação de Números sinalizados O método anterior não funciona para valores sinalizados (representados em complemento-dois) Solução #1 Converter para positivo Multiplicar, como feito anteriormente. Se os sinais forem diferentes, negar o resultado. Solução #2 Booth s algorithm 24 12

13 Booth s Algorithm Multiplicador e multiplicando armazenados nos registradores Q e M, respectivamente. O resultado da multiplicação é guardado nos registradores A e Q Existe um registrador de um bit adicional, colocado a direita do LSB de Q, denominado Q -1 A e Q -1 serão inicializados com valor 0 (zero) Como antes, a lógica de controle examina os bits do multiplicando, um de cada vez. Quando cada bit for examinado, também será examinado o bit a sua direita. Se esses dois bits forem iguais (1-1 ou 0-0), então todos os bits dos regs. A, Q, Q -1 serão deslocados 1 bit a direita. Se eles forem diferentes, o multiplicando será somado ou subtraído do registrador A, dependendo se os dois bits forem (0-1 ou 1-0), respectivamente. Após a adição ou subtração, ocorre o deslocamento aritmético de um bit a direita. 25 Booth s Algorithm 26 13

14 Exemplo do Booth s Algorithm 27 Aritmética de Números Inteiros: Divisão Mais complexa que a multiplicação, embora seja baseada nos mesmos princípios gerais. Como antes, a base para o algorítmo é a abordagem usada para efetuar a operação usando lápis e papel. A operação envolve repetidas execuções de adição, subtração e deslocamentos. Números negativos são terríveis! O método é baseado em divisões longas

15 Division of Unsigned Binary Integers Quociente Divisor Restos Parciais Dividendo Resto 29 Números Reais ou fracionários Números com frações Pode ser representado em binário puro = =9.625 Onde está o ponto binário? Fixo? limitado Móvel? Dúvida: onde posicionar o ponto? 30 15

16 Sign bit Representação em Ponto-flutuante Biased Exponent Significand or Mantissa +/-.mantissa x 2 expoente O nome (PF) não expressa a representação. O ponto é fixo entre o bit de sinal e o corpo da mantissa. O valor do exponte indica a posição do ponto. 31 Ponto Flutuante: exemplos 32 16

17 Sinais para o Ponto Flutuante A mantissa é armazenada em complemento-dois O expoente é representado na notação excess ou biased Exemplo: Excess (bias) 128 significa Campo expoente de 8 bit Faixa de valores puros Subtraia 128 para obter o valor correto Nova faixa -128 to Normalização Números em FP são frequentemente normalizados i.e., o expoente é ajustado para que o bit mais significativo (leading bit) da mantissa seja 1. Sendo ele (leading bit) sempre 1, não há necessidade de armazená-lo. Considerando a notação científica, os números são normalizados para terem somente um dígito antes do ponto decimal. Exemplo: x

18 FP faixa de valores Para um valor em 32 bits Expoente de 8 bits +/ x Precisão: O efeito da mudança do bit menos significativo (LSB) da mantissa Mantissa de 23 bits x 10-7 Precisão em torno de seis casas. 35 Valores representáveis: 36 18

19 IEEE 754 Padrão para armazenagem de valores em ponto-flutuante Padrões de 32 e 64 bits 32 bits precisão simples 64 bits precisão dupla O campo do expoente é composto por 8 ou 11 bits, respectivamente. 37 FP Arithmetic +/- Verificar se zero Alinhar mantissas (ajustando os expoentes) Adicionar ou subtrair as mantissas Normalizar o resultado 38 19

20 FP Arithmetic x/ Verificar se zero Adicionar/Subtrair expoentes Multiplicar/dividir as mantissas (observando os sinais) Normalizar Arredondar Todos os resultados devem estar armazenados em comprimento extendido. 39 Floating Point Multiplication 40 20

21 Floating Point Division 41 Leitura recomendada: Stallings Capítulo 8 IEEE 754 on IEEE Web site 42 21