Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Engenharia Lógica Computacional Aplicada. Prof. Dr. Fabian Vargas.

Transcrição

1 Índice Operações Aritméticas Básicas 1. Introdução 1.1. Notação em Complemento de Overflow 2. Operação de Adição 3. Operação de Subtração 4. Operação de Multiplicação 5. Operação de Divisão Álgebra Booleana 1. Leis 2. Regras 3. Teoremas de DeMorgan Mapas de Karnaugh 1 Mapas de Karnaugh para 5 Variáveis 2 Mapas de Karnaugh para 6 Variáveis 3. Funções Incompletamente Especificadas (Don t Care) 1

2 1. Introdução 1.1. Notação em Complemento de 2 A notação em complemento de 2 é a forma mais comumente utilizada para representar números com sinal em computadores. Nesta notação, se o bit mais significativo (o bit mais à esquerda quando o número é escrito) é igual a 0, o número é considerado positivo e o seu valor decimal pode ser lido diretamente pela maneira convencional de conversão de valores binários para valores decimais. No entanto, se o bit mais significativo é igual a um, o número é negativo e a sua magnitude pode ser encontrada invertendo-se bita-bit a representação binária, somando-se 1 ao valor invertido e fazendo-se a conversão normal de binário para decimal. Esta operação é ilustrada na Fig = : inverte + 1 : soma = : inverte + 1 : soma = +2 (a) Inversão de sinais 0010 = = = 0 (b) Soma de números complementares. Fig. 1. Operações em Complemento de Overflow Overflow ocorre quando o número de bits do resultado é maior do que a capacidade de representação da arquitetura. A Fig. 2 mostra situações de ocorrência de overflow em aritmética em complemento de dois em uma arquitetura de 8 bits. Overflow pode ocorrer tanto em operações de adição quanto de subtração. Uma situação de overflow pode ser detectada analisando-se os sinais dos operandos, o tipo de operação e o sinal do resultado. A Tabela 1 apresenta as situações em que ocorre overflow. 2

3 = = = = = + 2 (a) Adição = = = (b) Subtração Fig. 2. Ocorrência de overfow em operações aritméticas. Operação Sinal do Sinal do Sinal do Resultado Operando A Operando B A+B A+B A-B A-B A+B + - não A+B - + não A-B + + não A-B - - não Tabela 1. Condições para ocorrência de overflow. A detecção de overflow (transbordamento) e a decisão de o que fazer no caso de ocorrência de overflow é feita pelo projetista do processador. Pode-se gerar uma exceção forçando-se assim o software a tomar uma ação no caso de ocorrência de overflow, ou pode-se apenas setar um flag indicando que ocorreu overflow. Neste último caso é responsabilidade do programador verificar este flag e tomar alguma providência no caso de ocorrência de overflow. 3

4 2. Operação de Soma A adição é feita a partir do algarismo menos significativo. Quando a adição resulta em um valor maior que 9 (na adição de números decimais) ocorre um carry-out ou transporte (vai um) para a próxima posição. As quatro regras básicas para somar números binários são as seguintes: = 0 : Soma de 0 com carry-out de = 1 : Soma de 1 com carry-out de = 1 : Soma de 1 com carry-out de = 10 : (0 + carry 1 para a próxima posição) Exemplos: , , ,001 Fig. 3. Caminho de dados (Datapath) e símbolo de um circuito Somador. 4

5 A B Carry-in Carry-out A B Carry-out Soma Soma Somador Completo (Full Adder) Somador Parcial (Half Adder) Fig. 4. Somador de 1 bit. Entradas Saídas a b Vem-um Vai-um Soma Comentários =00 two =01 two =01 two =10 two =01 two =10 two =10 two =11 two Fig. 5. Tabela verdade do somador de 1 bit. 5

6 Somador Carry Lookahead O carry do estágio C i pode ser expresso como: C i = G i + P i.c i-1 [1] onde G i = A i.b i (generate signal) [2] P i = A i + B i (propagate signal). [3] Expandindo [1], temos: C i = G i + P i C i-1 + P i P i-1 G i P i... P 1 C 0 A soma S i é gerada por: S i = C i-1 A i B i = C i-1 P i A quantidade de portas lógicas necessárias para implementar este somador pode claramente explodir exponencialmente. Como conseqüência, o número de estágios do lookahead é normalmente limitado a quatro. Para um somador de quatro estágios (quatro bits), os termos apropriados são os seguintes: C 1 = G 1 + P 1.C 0 C 2 = G 2 + P 2 G 1 + P 2 P 1 C 0 C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 C 0 C 4 = G 4 + P 4 G 3 + P 4 P 3 G 2 + P 4 P 3 P 2 G 1 + P 4 P 3 P 2 P 1 C 0 Duas possíveis implementações para este somador carry lookahead podem ser vistas na fig

7 (a) A1 B1 G1 C0 P1 C1 P1 G1 P2 A2 B2 G2 G2 C2 P2 A3 B3 G3 P3 P3 C3 G3 A1 B1 C0 S1 A2 B2 C1 S2 A3 B3 C2 S3 (b) Fig. 6. Somador Carry Lookahead de 4 bits. 7

8 3. Operação de Subtração As quatro regras básicas para subtrair números binários são as seguintes: 8

9 4. Operação de Multiplicação Nesta seção vamos estudar dois algoritmos de multiplicação. Começaremos com um algoritmo simples para compreender o fluxo de dados. Em seguida apresentaremos o Algoritmo de Booth, que é um dos algoritmos mais utilizados na prática. A escolha dos projetistas pelo Algoritmo de Booth se justifica pelo fato dele poder multiplicar números positivos e negativos, independentemente dos seus sinais. Os dois operandos a serem multiplicados são chamados de multiplicando e multiplicador e o resultado é chamado de produto: Multiplicando: B Multiplicador: x A. Produto: C As quatro regras básicas para multiplicar números binários são as seguintes: Para implementar um algoritmo de multiplicação em hardware necessitamos dois registradores: o registrador do Multiplicando e o do Produto. Se considerarmos uma multiplicação de números com n bits, o registrador do Produto deverá ter 2n bits. O registrador do Produto é dividido em duas partes: produto(alto) e produto(baixo). A parte superior do registrador do Produto, produto(alto), com n bits, é inicializada com 0s, enquanto que o multiplicando é colocado no registrador do Multiplicando e o multiplicador 9

10 é colocado na parte inferior do registrador do Produto: produto(baixo). A operação deste primeiro algoritmo de multiplicação pode ser descrita conforme visto na Fig. 7. MULTIPLICAÇÃO 1: 1. produto (alto) 2. produto (baixo) multiplicador 3. for i to do if multiplicador ( ) = 1 5. then produto (alto) produto (alto) + multiplicando 6. produto produto >> 1 Fig. 7. Algoritmo Multiplicação 1. Exemplo: 5 10 x 2 10 = x , onde: multiplicador: (5 10 ) multiplicando: (2 10 ) Iter Operação Multipli Produto Multi ação cando alto baixo plicador(0) 0 Inicialização Prod Prod + Mult Prod Prod >> Sem operação Prod Prod >> Prod Prod + Mult Prod Prod >> Sem operação Prod Prod >> Sem operação Prod Prod >>

11 O hardware necessário para implementar este algoritmo é mostrado na Fig. 8. MULTIPLICANDO 32 SOMA ALU DE 32 BITS DESLOCA À DIREITA PRODUTO CONTROLE 64 BITS BITφ Multiplicador( φ) Fig. 8. Hardware para Multiplicação 1. Este algoritmo estudado faz a multiplicação de números inteiros positivos. Para operar números inteiros negativos, poderíamos transformá-los em positivos, realizar a multiplicação e negar o resultado se os operandos fossem de sinais opostos. Um algoritmo mais elegante para multiplicar números com sinal é o Algoritmo de Booth. Para entender este algoritmo, observamos que existem várias maneiras para calcular o produto de dois números. Ao encontrar uma seqüência de 1s no multiplicador, ao invés de realizar uma soma para cada um dos 1s da seqüência, o Algoritmo de Booth faz uma subtração ao encontrar o primeiro 1 e uma soma após o último. Ver Fig x (soma) (soma) (soma) _ = 2 10 x = (subtração) (soma) = (a) (b) Fig. 9. Multiplicação de +2 por +14 representados em 6 bits: (a) Método tradicional; (b) Método de Booth. 11

12 Observe no exemplo apresentado na Fig. 9 que enquanto o método tradicional necessitou de 3 operações aritméticas para efetuar a multiplicação, o método de Booth completou a multiplicação com apenas 2 duas. Podem-se construir exemplos em que o método de Booth necessita mais operações aritméticas. No entanto, como números negativos representados em complemento de dois tendem a possuir uma longa seqüência de uns em sua representação, a multiplicação destes números pelo método de Booth é em geral mais rápida. Na representação do algoritmo de multiplicação de Booth da Fig. 10, produto(alto) representa a metade alta do registrador de produto, produto(baixo) representa a metade baixa do registrador de produto, produto(0) representa o bit menos significativo do registrador de produto e bit_à_direita representa um bit armazenado em hardware e que memoriza qual era o valor do bit à direita do bit do multiplicador que está sendo processado. O símbolo >> aritmético indica um deslocamento aritmético à direita. Quando um deslocamento aritmético é realizado, 0s são introduzidos à esquerda se o bit mais significativo do número original era 0, e 1s são introduzidos à esquerda se o bit era 1. Em outras palavras, o deslocamento preserva o sinal do operando. BOOTH: 1. produto (alto) 2. produto (baixo) multiplicador 3. bit_à_direita 4. for i to do if bit_à_direita = and produto ( ) = 1 6. then produto (alto) produto (alto) - multiplicando 7. else if bit_à_direita = 1 and produto ( ) = 8. then produto (alto) produto (alto) + multiplicando 9. bit_à_direita produto ( ) 10. produto produto >>aritmético 1 Fig. 10. Algoritmo de Booth. Lembrando que a operação de soma pode levar bastante tempo para ser realizada por causa do tempo necessário para propagar o vai-um até o bit mais significativo, e lembrando também que a subtração é feita pelo mesmo circuito do somador, o Algoritmo de Booth oferece a vantagem de redução do número de operações na ULA quando o multiplicador possui uma seqüência longa de 1s. Verifique no hardware para o algoritmo de Booth apresentado na Fig. 11 a presença de um bit extra de armazenamento. Este bit é necessário para lembrar o bit à direita do bit que está sendo processado. 12

13 MULTIPLICANDO 32 SOMA/SUBTRAI PRODUTO Produto(0) Bit à Direita CONTROLE DESLOCAMENTO Fig. 11. Hardware para Algoritmo de Multiplicação de Booth. No exemplo a seguir, o Algoritmo de Booth é usado para multiplicar números negativos expressos em notação complemento de 2. Exemplo 1: x 2 10 = 0010 x 1101, onde: multiplicador: 1101 (-3 10 ) multiplicando: 0010 (2 10 ) Obs.: = Iteração Operação Multiplicando Produto alto baixo Bit à direita/ Produto(0) 0 Inicialização / 1 1 Prod(alto) Prod(alto) - Mult Prod Prod >> aritmético / 0 2 Prod(alto) Prod(alto) + Mult Prod Prod >> aritmético / 1 3 Prod(alto) Prod(alto) - Mult Prod Prod >> aritmético / 1 4 Sem operação Prod Prod >> aritmético /

14 Exemplo 2: x = 1110 x 1110, onde: multiplicador: 1110 (-2 10 ) multiplicando: 1110 (-2 10 ) Iteração Operação Multiplicando Produto alto baixo Bit à direita/ Produto(0) 0 Inicialização / 0 1 Sem operação Prod Prod >> aritmético / 1 2 Prod Prod - Mult Prod Prod >> aritmético / 1 3 Sem operação Prod Prod >> aritmético / 1 4 Sem operação Prod Prod >> aritmético / Operação de Divisão Mesmo procedimento que a divisão em decimal. Dividendo = A B = Divisor C = Quociente. R = Resto 14

15 A divisão pode ser computada com o mesmo hardware da multiplicação: DIVISOR ALU DE 32 BITS Soma/Subtrai 32 RESTO Desloca CONTROLE E o algoritmo para a divisão pode ser visto na Fig. 12. DIVISÃO: 1. resto (alto) 2. resto (baixo) dividendo 3. resto resto << 1 4. For i to do resto (alto) resto (alto) - divisor 6. if resto(alto) < 7. then resto (alto) resto (alto) + divisor 8. resto resto << 1 9. else resto resto << aritmético resto(alto) resto(alto) >> 1 Fig. 12. Algoritmo de Divisão. 15

16 Exemplo 1: = , onde: dividendo: 0111 (7 10 ) divisor: 0010 (2 10 ) Obs: -2 = Iteração Operação Divisor Resto alto baixo 0 Inicialização Resto Resto << Resto(alto) Resto(alto) - Divisor Resto < 0 : Resto(alto) Resto(alto) + Divisor Resto Resto << Resto Resto - Divisor Resto(alto) < 0 : Resto(alto) Resto(alto) + Divisor Resto Resto << Resto Resto - Divisor Resto > 0 : Resto Resto <<aritmético Resto Resto - Divisor Resto > 0 : Resto Resto <<aritmético Resto (alto) Resto (alto) >> Resto / Quoc. 16

17 Exemplo 2: = , onde: dividendo: (8 10 ) divisor: (3 10 ) Obs: -3 = Iteração Operação Divisor Resto alto baixo 0 Inicialização Resto Resto << Resto Resto - Divisor Resto < 0 : Resto + Divisor Resto Resto << Resto Resto - Divisor Resto < 0 : Resto + Divisor Resto Resto << Resto Resto - Divisor Resto < 0 : Resto + Divisor Resto Resto << Resto Resto - Divisor Resto > 0 : Resto Resto <<aritmético Resto Resto - Divisor Resto < 0 : Resto + Divisor Resto Resto << Resto (alto) Resto (alto) >> Resto / Quoc. 17

18 Até o momento números negativos foram ignorados na divisão. A maneira mais simples é lembrar dos sinais do divisor e do dividendo e então negar o quociente se os sinais são diferentes. Note que a seguinte equação deve ser verificada: Dividendo = Quociente x Divisor + Resto Assim, veja o exemplo: +7 +2: quociente = +3 e resto = : quociente = -3 e resto = : quociente = -3 e resto = : quociente = +3 e resto = -1 Desta forma, não basta apenas inverter o sinal do quociente quando os sinais do dividendo e do divisor forem diferentes, também é preciso notar que o sinal do resto sempre é o mesmo do dividendo. 18

19 Álgebra Booleana 1. Leis 19

20 2. Regras 20

21 3. Teoremas de DeMorgan 21

22 22

23 Mapas de Karnaugh Um Mapa de Karnaugh (Mapa K) é a representação das linhas de uma Tabela Verdade em forma de quadrículos adjacentes. Dois quadrículos adjacentes verticalmente ou horizontalmente em um mapa K correspondem à duas linhas da Tabela Verdade tal que apenas uma variável tenha seu valor lógico alterado de um quadrículo para o outro. Isto permite que a Propriedade Distributiva da Tabela 2 em conjunto com o teorema T9 da Tabela 4 leve à eliminação de uma variável. A simplificação lógica obtida com um Mapa K segue os seguintes princípios: (I) Seleciona-se uma combinação de quadrículos tal que inclua todos os quadrículos pelo menos uma vez, sendo o número de quadrículos selecionados uma potência inteira de 2. Ou seja, um quadrículo pode aparecer em mais de uma combinação. (II) As combinações devem ser selecionadas objetivando incluir o maior número de quadrículos por combinação, utilizando para tanto o menor número possível de combinações. Método de uso dos Mapas de Karnaugh: Para efeito de sistematizar o uso de um Mapa K na minimização lógica, sugere-se adotar o seguinte procedimento: (I) Assinalar inicialmente apenas os quadrículos que não podem ser combinados com nenhum outro. (II) Identificar os quadrículos que podem ser combinados com um único outro quadrículo somente de uma maneira. Assinalar estas combinações de dois quadrículos por combinação. Quadrículos que podem ser combinados em grupos de dois de mais de uma maneira são deixados temporariamente de lado. 23

24 (III) Identificar quadrículos que podem ser combinados com três outros quadrículos somente de uma maneira. Assinalar estas combinações de quatro quadrículos por combinação. Quadrículos que podem ser combinados em grupos de quatro de mais de uma maneira são deixados temporariamente de lado. (IV) Identificar quadrículos que podem ser combinados com sete outros quadrículos somente de uma maneira. Assinalar estas combinações de oito quadrículos por combinação. Quadrículos que podem ser combinados em grupos de oito de mais de uma maneira são deixados temporariamente de lado. (V) Repetir o processo para grupos de 16,32, etc... (VI) Se, uma vez encerrado o processo acima, ainda restarem quadrículos não incluídos em agrupamentos, estes quadrículos podem ser combinados uns com os outros ou com quadrículos já incluídos em outros agrupamentos (se houver adjacência e o agrupamento resultante contiver uma potência inteira de 2). (VII) É importante relembrar que o objetivo é obter o menor número de agrupamentos possível, cada agrupamento contendo o maior número possível de quadrículas que resulte em uma potência inteira de 2. Simplifique a Expressões Booleanas resultantes das Tabelas Verdade abaixo: Exemplo 1: 24

25 Exemplo 2: 25

26 Exemplo 3: 26

27 Exemplo 4: 27

28 Exemplo 5: 28

29 Exemplo 6: 29

30 Exemplo 7: 30

31 Exemplo 8: 31

32 Exemplo 9: 32

33 1. Mapas de Karnaugh para 5 Variáveis Exemplo 1: 33

34 Exemplo 2: 34

35 6. Mapas de Karnaugh para 6 Variáveis 35

36 36

37 3. Funções Incompletamente Especificadas (Don t Care) Exemplo 1: Vamos supor que um determinado processo industrial a ser controlado por um circuito lógico tenha uma variável Y representada por: O valor X atribuído à saída Y em determinadas linhas da Tabela Verdade significa que, para os específicos valores lógicos das variáveis A, B,C e D nestas linhas, o valor lógico da saída Y é irrelevante para o processo controlado (don t care). O mapa K resultante é: 37

38 Mas, uma vez que os quadrículos contendo X representam situações irrelevantes ao processo industrial, podemos atribuir a cada X um valor lógico conveniente no contexto de minimização lógica de forma a nos permitir agrupar o maior número possível de quadrículos gerando o menor número possível de agrupamentos: 38