Escola Politécnica da Universidade de São Paulo Departamento de Engenharia de Sistemas Eletrônicos - PSI. PSI Projeto de Sistemas Integrados

Transcrição

1 Escla Plitécnica da Universidade de Sã Paul Departament de Engenharia de Sistemas Eletrônics - PSI PSI Prjet de Sistemas Integrads Experiência 4: Desenvlviment de um Sistema Embutid cm Cálcul de Númer de Fibnacci pr Hardware (Prática) M.S. / W.J.C / M.A.R.J/ E.C.V. (17) Cnteúd: 1. OBJETIVOS 2 1

2 1. Objetivs Esta experiência visa desenvlviment d sftware e mntagem de um hardware cm sistema Plasma utilizand, cm cprcessadr, Prcessadr de Cálcul de Númer de Fibnacci. 2. Parte Prática Para esta experiência, (a) alun(a) é slicitad(a) a implementar uma nva platafrma Plasma, cntend a CPU, memória, interfaces, além de um nv blc FIBONACCI, cnstruíd na Exp. 1. Este blc substituirá PERIF_EXP3 utilizad na Exp. 3, utilizand seu endereçament (0x ). Cm este nv hardware, deve-se realizar duas pções de peraçã distintas n Plasma, uma cm a funçã Fibnacci realizada pr sftware, cm na Exp.2, e utra pr hardware, cm blc FIBONACCI. Em ambas, cnjunt ttal de tarefas a serem realizadas é mesm: um laç em que a cada iteraçã, a funçã Fibnacci é chamada e uma série de escritas em uma interface UART é feita. As duas frmas de peraçã sã: 1) Simulaçã n sistema Plasma de um sftware em que cálcul d númer de Fibnacci é feit pr mei de uma sub-rtina (semelhante a vis na Exp2). Apesar de que hardware já pssuirá as interfaces cm módul FIBONACCI (em hardware), esta parte nã terá efeit nenhum na cmputaçã d sftware. Td cálcul d Fibnacci crrerá cm as instruções d prcessadr d Plasma. 2) O cálcul d númer de Fibnacci é feit pel circuit prjetad pel alun na Exp1. O alun mdificará sftware da pçã 1) para chamar cprcessadr FIBONACCI e, enquant cálcul d númer de Fibnacci é nele realizad, prcessadr Plasma cntinuará executand, em paralel, utras tarefas d sftware, cm a escrita na interface UART. 2.1 Pnt de Partida É dad as aluns sistema Plasma em Rede\ NEWSERVERLAB\psi2553\exp4\. Ele é diferente daqueles usads nas experiências anterires, prtant, abra uma pasta sua ~\psi2553\exp4\ para evitar misturas indevidas. O sftware e hardware que sã frnecids as aluns, sã apresentads cm mais detalhes nas seções seguintes Sftware 1) Td sftware inicial frnecid está n arquiv Rede\ NEWSERVERLAB\psi2553\exp4\exp4_tls.zip, que cntem s códigs de prgrama, em frma similar as das experiências anterires. 2) Observações em plasma_fibnacci.c: O prgrama main cntém um laç que chama, pr várias iterações, a rtina de cálcul d númer de Fibnacci. Repare que as rtinas de escrita de strings (puts) e de escrita de caracteres (putchar) sã utilizadas. Entenda tdas as rtinas que estã em n_s.c, inclusive a de interrupçã. 2

3 Observe que há uma rtina de cnversã de númer para string (para um númer limitad de caracteres, implementada n mesm arquiv plasma_fibnacci.c, e que é usada em main. Tda escrita (strings u númers) é feita para prt serial (UART). Observe que as rtinas de escrita utilizam alguns endereçs da UART prcure entendê-ls cm a teria dada na Exp.3 e cm arquiv plasma.h. Uma característica imprtante da cmputaçã em sftware é a sua ttal sequencialidade quand executad pel prcessadr d Plasma, pis esta execuçã é feita instruçã a instruçã. Entenda tda a sequência de events prevists n sftware. Nas iterações d laç, númer de Fibnacci é calculad várias vezes para diferentes valres de entrada. O prgrama usa dis númers de referência que (s) alun(s) da dupla deverá(ã) trcar pels resultantes de peraçã cm seu(s) númer(s) USP, da seguinte frma: number_m= númer_usp_alun_1 md 41. number_n= númer_usp_alun_2 md 41. Send dis aluns, number_m é mair e number_n, menr. Depis, aplique a seguinte regra: a) se (number_m < 30) = TRUE, faça number_m = number_m +10 até que FALSE; b) se (number_n > 15) = TRUE, faça number_n = number_n -10 até que FALSE Hardware Td hardware frnecid está em Rede\ NEWSERVERLAB\psi2553\exp4\hw_arquivs. Trata-se de mais uma versã d sistema Plasma, mdificad para ser utilizad cm módul Fibnacci prjetad pels aluns. O arquiv plasma.vhd apresenta diversas mdificações, send as mais imprtantes: 1) Intrduçã d módul FIBONACCI- a figura d sistema Plasma é mstrada na Figura 1 abaix, detalhand-se cm cm registradr PERIF_EXP4 d módul FIBONACCI (0x ) é acessad. Na realidade, n cas d FIBONACCI, este registradr é "virtual", n sentid de que quand uma escrita u leitura é requisitada neste endereç, crre uma tarefa de decdificaçã e, cm ela, a geraçã ds sinais de cntrle enable_perif_exp4_read e enable_perif_exp4_write, que slicitam a leitura e escrita, respectivamente, a periféric, ds dads ns buses data_r u data_w. O registradr crrespnde às saídas e entradas ds móduls FIBONACCI cnstruíds pels aluns; 2) Há acréscim de três adaptadres (adaptadr0, adaptadr1 e adaptadr2) que intrduzem registradres para acert de sincrnizaçã, cm mencinad na apstila de teria. O adaptadr0 instancia blc wrapper0, que cuida d registr d dad que vem da CPU, n bus data_w e que será cnsumid pel módul FIBONACCI. A figura 2 mstra registradr já cm s nmes reais encntrads n plasma.vhd. 3) Os adaptadr1 e adaptadr2 instanciam blc wrapper1, que cuida d registr ds sinais de cntrle que vem da CPU e que serã cnsumids pel módul Fibnacci. A figura 3 mstra registradr já cm s nmes reais encntrads n plasma.vhd. 3

4 PLASMA write_enable_i read_enable_i FIBONACCI data_in Reg Reg&Or Reg&Or data_r data_w funçã de decdific. PERIF_EXP4 0x address status_ clck data_ut reset irq_ cpu_mlite Figura 1. Esquema cm a inclusã d Mdul FIBONACCI data_w data_in data_ut rst adaptadr0 clk en data_in_cpu_t_fib (para data_in d Fibnacci) enable_perif_exp4_write Figura 2. Adiçã de flip-flp para write n FIBONACCI 4) Mudanças fram necessárias para prt serial (UART) na escrita. Existe um sinal que chega d módul UART (uart.vhd), uart_write_busy, afetand diretamente s sinais mem_pause e irq_status, que indica que UART está já em escrita e nã aceita nva escrita (até terminar a sua tarefa). Para simplificar (já que nã tems um módul extern recebend s dads da UART), assumims que será sempre `0`, u seja a prta serial sempre está dispnível para receber nvs dads. Atençã: uart_write_busy sempre ativad significa que a UART está também em tds s mments slicitand interrupçã, pel IRQ_STATUS. Cm frma de cmpensar esta situaçã, IRQ_MASK nã pderá cnter 1 n bit referente a IRQ_UART_WRITE_AVAILABLE (2. bit da direita para a esquerda), senã sinal irq d Plasma estará sempre ativad. 4

5 enable_ perif_exp4_write (d decdificadr de endereçs d Plasma) en rst clk FF_reg FF_reg adaptadr1 en_delay write_enable_i_cpu_t_fib (para write_enable_i d Fibnacci d Plasma) enable_ perif_exp4_read (d decdificadr de endereçs d Plasma) en rst clk FF_reg FF_reg adaptadr1 en_delay read_enable_i_cpu_t_fib (para read_enable_i d Fibnacci d Plasma) Figura 3. Adiçã de flip-flps para write e read 2.2. Adicinar Módul Fibnacci O sistema Plasma já está prnt para incluir seu módul FIBONACCI. Os aluns deverã n plasma.vhd adicinar cmpnente e instanciá-l na arquitetura. Os sinais que acessam módul FIBONACCI têm s nmes abaix dentr d Plasma (assciads as prváveis nmes que vcê usu para seu módul FIBONACCI) irq fib_t_cpu irq_ write_enable_i_cpu_t_fib write_enable_i read_enable_i_cpu_t_fib read_enable_i data_in_cpu_t_fib data_in data fib_t_cpu data_ OPEN status_ Depende cm (a) alun(a) implementu as interfaces de seu módul, pderá haver alguma incmpatibilidades de tips. Caberá a ele(a) ajustar a interface. 5

6 2.3. Primeira Simulaçã- Fibnacci pr Sftware O alun deverá realizar a simulaçã d códig em sftware frnecid cm hardware frnecid, cm bjetiv de se realizar s cálculs de númer de Fibnacci pr sftware. Quand rdar sistema n Quartus, bserve s dads de Fibnacci na carta d temp e s resultads. Veja na Seçã 2.5 que vcê precisará apresentar. Observações: - Recmenda-se as aluns que criem, desde cmeç, duas pastas tls separadas para s seus sftwares: uma para cas de sftware pur, deste item, e utr para cas d sftware usand cprcessadr Fibnacci prjetad. A final da experiência, uma cmparaçã deverá ser feita entre s dis cass. - Para a simulaçã cm testbench é dad um arquiv inici.txt de cnfiguraçã para a simulaçã. Este arquiv já cntém sinais para bservaçã da simulaçã para cas de sftware visand a interrupçã cm cprcessadr FIBIONACCI. Estes sinais nã terã significad nesta primeira simulaçã Nv prjet Mudanças n Hardware Tdas as mdificações em relaçã a Plasma riginal fram realizadas de acrd cm Guia de Mdificações n Plasma, frnecid na exp3, prém adaptadas para prcessadr FIBONACCI. Demais mdificações estã listadas na Seçã Mudanças n Sftware 1) Observe códig da rtina de interrupçã OS_InterruptServiceRutine, em n_s.c. Siga- pass a pass para ter certeza que a entendeu. 2) O sftware riginal d main deverá ser mdificad para que exista uma chamada a cprcessadr FIBONACCI a invés de chamada à sub-rtina. A "chamada" a cprcessadr pderá ser feita pr simples escrita n endereç de memória assciad a periféric. 3) A mdificaçã acima deve ser feita de frma que haja cncrrência entre cálcul d númer de FIBONACCI e as escritas diversas de strings via UART (sã as células cm fund smbread d diagrama abaix. Estude bem a sequência de escritas na UART para saber quais sã aquelas que dependem e as que independem d resultad d cálcul d númer de Fibnacci. As que dependem sã sequenciais à peraçã d cprcessadr enquant as que independem pdem ser cncrrente a tal peraçã. 4) Veja que a OS_InterruptServiceRutine é chamada quand módul FIBONACCI termina a sua tarefa de cálcul de númer Fibnacci e a interrupçã é gerada. Dentr da ISR é realizada a leitura d resultad d cálcul d númer de Fibnacci pel endereç PERIF_EXP4. 5) Após a leitura acima, valr deverá ser guardad em psiçã de memória dada pr #define PERIF_EXP4_RAM_WRITE 0x0000Fxyz, nde xyz deve ser s três últims algarisms de seu númer USP ( mair ds dis aluns) (se necessári, z deve ser aprximad para crret alinhament de dads na memória). Após retrnar a main, valr de n_fibnacci guardad em 0xFxyz é lid e cnsumid. 6

7 SW (Prcessadr Plasma) Parte inicial d main Escrita em PERIF_EXP4 (write_enable_i acinad; numer i em data_w ) MIPS faz utras tarefas MIPS é interrmpid (ISR é acinad) N ISR, leitura de PERIF_EXP4 (read_enable_i acinad; n_fibnacci em data_r) Vlta a main e segue Cprcessadr Fibnacci Fibnacci está prnt, aguardand write_enable_i Captura dad em data_in Fibnacci prcessa dad data_ut= n_fibnacci irq_=1 irq_=0 6) O alun deverá utilizar um flag para implementar um esquema de sincrnizaçã entre main e ISR para cuidar d cas em que as tarefas de escrita de string d main terminem antes que númer de Fibnacci seja calculad. Quand ist crre main deve ficar em um estad de espera (idle) até que cprcessadr FIBONACCI termine de calcular númer de Fibnacci e a interrupçã seja gerada. N cas pst nã haveria prblema, pis enquant main ainda estivesse realizand a escrita na UART, a interrupçã crreria, e valr de n_fibnacci seria capturad em PERIF_EXP4_RAM_WRITE na ISR. A interaçã entre main e OS_InterruptServiceRutine deve ser da frma descrita na figura 4, nde respectivas máquinas de estads sã apresentadas. MAIN laç fr flag=0; envi de dad para cprces. puts e putchar anterir a us d n_fibnacci pde retrnar em qualquer pnt deste interval OS_InterruptServiceRutine realiza tarefas da interrupçã flag=1 flag==0 flag==1 trech que n_fibnacci é usad retrn da ISR Figura 4. Adiçã de flag para sincrnizar us d resultad d cprcessadr Fibnacci 7

8 Neste cas deve haver um flag (um dad em memória; alun pde designar, pr exempl, um endereç anterir a PERIF_EXP4_RAM_WRITE d item 5 (0x0000Fxyz-4) acinad na ISR que indicará que a interrupçã já tenha sid feita e númer Fibnacci já tenha sid armazenad. Quand as tarefas de escritas de string terminam, este flag será checad cas ainda inativ (nã crrera a interrupçã ainda), prgrama main deve ficar em laç até que flag fique ativad. 2.5 O que apresentar Cada alun/dupla deverá realizar as mudanças tdas, cmpilar/mntar sftware e realizar as simulações n Quartus demnstrand que a cmputaçã esteja send feita crretamente. Nã há necessidade de relatóri impress. Entretant, s aluns deverã incluir as antações e explicações slicitadas, da frma que achar mais cnveniente. O alun deverá enviar tds s dads pr Hardware Envie tds s arquivs *.vhd referentes a seu cprcessadr fibnacci que tenha incrprad à pasta hw_arquivs. Além diss, envie plasma.vhd cm a inclusã d seu módul fibnacci. Tenha certeza de que sã s arquivs crrets, pis serã testads para a simulaçã Primeira Simulaçã- Fibnacci pr sftware 1) O arquiv plasma_fibnacci.c mdificad cm s númers USP. Tenha certeza de que seja crret, pis a sua cmpilaçã será testada. 2) Os arquivs test.map e test_lst gerads. 3) Os executáveis cde_0 a cde_3. 4) Arquiv inici.txt, cas tenha feit mudanças. 5) Cartas de temps nde fique evidente (faça marcações/antações): a. iníci d main (primeira vez)- ante temp. b. iníci da chamada à rtina fibnacci, na primeira vez. c. identifique envi d number_n inicial à rtina fibnacci. d. identifique envi d number_m à rtina fibnacci e. identifique na rtina fibnacci, númer Fibnacci calculad (d item c). f. identifique na rtina fibnacci, númer Fibnacci calculad (d item d). g. mstre a escrita UART (string) d resultad d item d (mstre a sequencialidade de tda a escrita). h. Saída d main (última vez)- ante temp Segunda Simulaçã- Fibnacci pr hardware 1) s móduls plasma.h, n_s.c e plasma_fibnacci.c mdificads. Tenha certeza de que sejam s crrets, pis a sua cmpilaçã será testada. 2) Os arquivs test.map e test_lst gerads. 3) Os executáveis cde_0 a cde_3. 4) Arquiv inici.txt, cas tenha feit mudanças. 5) Cartas de temps nde fique evidente (faça marcações/antações): a. iníci d main (primeira vez)- ante temp. 8

9 b. iníci da chamada d módul FIBONACCI, na primeira vez. c. mstre iníci de uma interrupçã. d. identifique envi d number_n inicial a c-prcessadr FIBONACCI e. identifique envi d number_m a c-prcessadr FIBONACCI f. identifique na ISR, a leitura d númer Fibnacci calculad (d item d) g. identifique na ISR, a leitura d númer Fibnacci calculad (d item e) h. identifique em main, a leitura d númer Fibnacci calculad (d item d), em PERIF_EXP4_RAM_WRITE. i. identifique em main, a leitura d númer Fibnacci calculad (d item e), em PERIF_EXP4_RAM_WRITE. j. mstre a escrita UART (string) d resultad d item d (apnte a interrupçã da sequência de tda a escrita devid a acess a númer de fibnacci pr hardware). k. Saída d main (última vez)- ante temp Cmparaçã e Justificativas Em um arquiv u antaçã em separad, ante temp de cmputaçã d item a) até a crrência d item g e j e cmpare-s. Justifique s resultads btids (lembre-se d prblema de trca de cntext cm a interrupçã). 9