REPRESENTAÇÃO TABULAR DE UMA FUNÇÃO
|
|
- Leonor Sequeira Coimbra
- 6 Há anos
- Visualizações:
Transcrição
1
2 REPRESENTÇÃO TULR E UM FUNÇÃO 2 2 ENTRS (variáveis independentes) FUNÇÃO Representação de uma função F (,, ) de 3 variáveis em diagrama de blocos. F SÍ (variável dependente) representação mais elementar duma função lógica é a tabela de verdade, que indica o valor da função para cada combinação de entradas possível. tabela de verdade duma função de n variáveis possui 2n linhas. Enumeram se as linhas pelos equivalentes decimais da configuração de variáveis em cada linha. numeração só faz sentido depois de atribuídos pesos às variáveis. variável maisàesquerdanatabelaéaque tem maior peso (4), e a variável mais à direita a que tem o menor peso (). É esta a regra seguida doravante. numeração das linhas não faz parte da tabela. ORENÇÃO F Representação tabular da função F. irectamente da tabela de verdade (sem introduzir simplificação), podem extrair se dois tipos de expressões booleanas da função: extracção pelos uns (s) para se construir uma soma de produtos canónica (soma de mintermos, forma N OR); extracção pelos zeros (0s) para se construir um produto de somas canónico (produto de maxtermos,formaor N). Lógica e Sistemas igitais 2 ISEL EET
3 REPRESENTÇÃO LGÉRI E UM FUNÇÃO EM SOM E MINTERMOS 2 3 Na extracção da expressão algébrica pelos s constrói se uma soma dos mintermos que correspondem às linhas da tabela de verdade para as quais a função é. Um mintermo (produto canónico, implicante canónico ou termo minimal) representa uma combinação das variáveis binárias na tabela de verdade da função. ada mintermo é designado por m i em que o índice i indica o número decimal equivalente à combinação binária por ele representada (número da respectiva linha da tabela). Uma função de n variáveis tem 2 n mintermos. Num mintermo m i todas as variáveis aparecem exactamente uma vez, complementadas ou não: uma variável é complementada se o bit correspondente na representação binária de i for 0, caso contrário a variável é não complementada. Por exemplo o mintermo m 3 corresponde ao da quarta linha da tabela e é representado por. MINTERMO F EXPRESSÃO LGÉRI O MINTERMO m m m m 3 0 m m 5 0 m 6 0 m 7 expressão algébrica de F na forma de soma de mintermos, também designada forma canónica N OR ou disjuntiva, éentão: F (,, ) = = m 3 + m 5 + m 6 + m 7 = = m (3, 5, 6, 7) ou simplesmente = (3, 5, 6, 7) Representação algébrica de F em soma de mintermos formacanónican OR ou disjuntiva. Representação tabular da função F assinalandose na coluna da direita a expressão algébrica dos mintermos para os quais a função é. notação m (3, 5, 6, 7) identifica uma lista de mintermos erepresentaasomadosmintermos3,5, 6e7envolvendoasvariáveis,e. À lista de mintermos também se dá o nome de ON SET da função lógica. forma canónica N OR é única para uma dada função F, mas a sua expressão algébrica não é a mais simples possível para a função. Lógica e Sistemas igitais 2 ISEL EET
4 REPRESENTÇÃO LGÉRI E UM FUNÇÃO EM PROUTO E MXTERMOS 2 4 Na extracção pelos 0s constrói se um produto dos maxtermos que correspondem às linhas da tabela de verdade para as quais a função é 0. Um maxtermo (ou termo maximal) representa uma combinação das variáveis binárias na tabela de verdade da função. Os maxtermos podem ser numerados à semelhança do que se fez para os mintermos: cada maxtermo é designado por M i em que o índice i indica o número decimal equivalente à combinação binária por ele representada (número da respectiva linha da tabela). Uma função de n variáveis tem 2 n maxtermos. Quando se lêem somas nas tabelas de verdade para construir um produto de maxtermos as variáveis que se mantêm em 0 são lidas na forma não negada, e as que se mantêm em são lidas na forma negada. Isto é de esperar porque a leitura pelos 0 equivale à leitura pelos s da função invertida F. expressão obtida para F deve portanto ser novamente invertida para ser apresentada na forma normal, o que levará, pelas leis de e Morgan, à expressão algébrica de F na forma de soma de maxtermos, também designada forma canónica OR N ou conjuntiva:: F (,, ) = ( + + ) ( + + ) ( + + ) ( + + ) = M 0. M. M 2. M 4 = = M (0,, 2, 4) ou simplesmente = (0,, 2, 4) Representação algébrica de F em produto de maxtermos forma canónica OR N ou conjuntiva. MXTERMO F EXPRESSÃO LGÉRI O MXTERMO M M M M 3 0 M M 5 0 M 6 0 M 7 Representação tabular da função F assinalando se a expressão algébrica dos maxtermos para os quais a função é 0. notação M (0,, 2, 4) identifica uma lista de maxtermos e representa o produto dos maxtermos 0,, 2 e 4 envolvendo as variáveis, e. À lista de maxtermos também se dá o nome de OFF SET da função lógica. forma canónica OR N é única para uma dada função F, mas a sua expressão algébrica não é a mais simples possível para a função. Lógica e Sistemas igitais 2 ISEL EET
5 TERMINOLOGI 2 5 São utilizadas 5 representações possíveis de uma função lógica neste capítulo: Tabela de verdade. Mapa de Karnaugh. Soma canónica (forma canónica disjuntiva ou N OR). Lista de Mintermos. Produto canónico (forma canónica conjuntiva ou OR N e dual da soma canónica). Lista de Maxtermos (dual da Lista de Mintermos). Na representação algébrica de funções salienta se que uma função booleana tem: uma só forma canónica disjuntiva, uma só forma canónica conjuntiva, várias formas normais disjuntivas (somas de produto), várias formas normais conjuntivas (produtos de somas). Terminologia: onstante: 0 (F) ou (T). Literal: uma variável ou o seu complemento (negação): e são literais. Termo Produto (ou Termo de Produto): N de um ou mais literais como,,,. Termo Soma (ou Termo de Soma): OR de um ou mais literais como, +, + +, + +. Termo Normal: um termo produto ou soma em que nenhuma variável aparece mais que uma vez: se aparece uma variável, não aparece o seu complemento e vice versa. Mintermo (ou termo minimal): um termo produto normal que engloba todas as variáveis independentes (entradas primárias). Maxtermo (ou termo maximal): um termo soma normal que inclui todas as variáveis independentes Soma canónica: soma de Mintermos. Produto canónico: produto de Maxtermos. Soma de Produtos (SOP): uma expressão lógica com a estrutura de uma soma (OR) de termos produto (N) forma normal disjuntiva. Produto de somas (POS): uma expressão lógica com a estrutura de um produto (N) de termos soma (OR) forma normal conjuntiva. Lógica e Sistemas igitais 2 ISEL EET
6 MP E KRNUGH 2 6 m 0 m m 4 m 5 m 2 m 3 F (4) () m 0 m 2 m 3 m m 4 m 6 m 7 m 5 (2) O mapa de Karnaugh (já abordado no capítulo anterior), é uma reordenação da tabela de verdade de uma função em duas dimensões. ada quadrado corresponde a uma linha da tabela de verdade e inscreve se nele o valor que a função toma para essa configuração: 0 ou. Os quadrados que só diferem numa variável ficam em quadrículas adjacentes. m 6 m 7 Visualização do mapa de Karnaugh a 3 dimensões. Uma forma de desenhar o Mapa de Karnaugh genérico de uma função a 3 variáveis. Maurice Karnaugh 924 (New York US) Para uma função de 3 variáveis cada quadrado tem 3 quadrados adjacentes. Por exemplo: o quadrado correspondente ao termo m 5 tem como posições adjacentes os quadrados m,m 7 em 4. Tudo se passa como se as posições laterais extremas no mapa estivessem encostadas, como mostra o desenho na perspectiva de 3 dimensões. Genericamente um termo com n literais tem n adjacentes possíveis. Os quadrados a amarelo situados por baixo do traço (a vermelho) de referência de cada variável correspondem às configurações em que ela assume o valor na tabela de verdade. Os quadrados a verde correspondem às configurações em que ela variável assume o valor 0 na tabela de verdade. O diagrama de Veitch foi um embrião do que viria a ficar consagrado como mapa de Karnaugh (m K) quando surgiu em 952 num artigo de autoria do físico Edward Veitch intitulado hart Method for Simplifying Truth Functions. Maurice Karnaugh, um físico de formação que trabalhava nos laboratórios ell, refinou o mapa de Veitch dando origem ao mapa de Karnaugh actual, revelando o método num artigo intitulado The Map method for Synthesis of ombinational Logic ircuits publicado nas Transactions of the merican Institute of Electrical Engineers em Novembro de 953. Lógica e Sistemas igitais 2 ISEL EET
7 SIMPLIFIÇÃO E UM FUNÇÃO POR GRUPMENTO E MINTERMOS EM MP E KRNUGH 2 7 representação de funções por mapas de Karnaugh permite um método de simplificação de maior eficiência e sistematização. reordenação das linhas da tabela facilita o agrupamento dos mintermos contendo os s (uns) da função e a extracção da expressão booleana com o menor número de variáveis nos termos, e com o menor número de termos. F (4) () Por exemplo, entre m 3 em 7 só a variável é que varia, o que permite pôr em evidência. e igual forma só varia entre m 5 em 7,esóvariaentrem 6 em 7 o que permite as seguintes simplificações: (2) F = + + m 3 + m 7 = + = ( + ) = m 5 + m 7 = + = ( + ) = Simplificação da função F no mapa de Karnaugh por agrupamento de mintermos. m 6 + m 7 = + = ( + ) = F = m 3 + m 5 + m 6 + m 7 = = m (3,5,6,7) = = (3, 5, 6,7) = = forma canónica antes da minimização = + + forma MSOP depois da minimização Notações algébricas equivalentes de F. Resumindo: no mapa agrupam se os s adjacentes, numa quantidade que seja potência inteira de 2, e na maior quantidade possível. expressão simplificada da função é obtida pela união dos grupos obtidos. Um novo grupo pode utilizar s que já tenham servido noutros grupos. expressão obtida está na forma de soma de produtos minimizada (MSOP, de MINIMIZE SUM OF PROUTS), ou forma N OR simplificada. Lógica e Sistemas igitais 2 ISEL EET
8 SIMPLIFIÇÃO E UM FUNÇÃO POR GRUPMENTO E MXTERMOS EM MP E KRNUGH 2 8 onsidera se agora a função invertida de F, ou seja F. Fazendo a leitura de F pelos uns (s) do mapa de Karnaugh pelo método preconizado obtém se a função F minimizada: F F = m 0 + m + m 2 + m 4 = = m (0,, 2, 4) = = + + obtenção da função F pelo agrupamento dos s corresponde à leitura e agrupamento dos 0s no mapa da função F. Este método pode ser utilizado directamente no mapa como se mostra, e corresponde à minimização por agrupamento de maxtermos. F ( ) = + Minimização da função F (complementar de F) no mapa de Karnaugh por agrupamento de mintermos. Para a obtenção da função F a partir F há que negar a sua expressão algébrica. plicando à expressão obtida as leis de Morgan obtém se: F = (F ) = { m (0,, 2, 4) } = ( m 0 + m + m 2 + m 4 ) = = m 0. m. m 2. m 4 = M 0. M. M 2. M 4 = M (0,, 2, 4) = ( ) ( ) ( ) = (+) (+) (+) ( ) = + ( ) = + F= (+) (+) (+) Minimização da função F no mapa de Karnaugh por agrupamento de maxtermos. Lógica e Sistemas igitais 2 ISEL EET
9 REPRESENTÇÃO GRÁFI O PROUTO OS MXTERMOS 2 9 F (4) m 0 m 2 m 3 m m 4 m 6 m 7 m 5 (2) () F = m (3, 5, 6, 7) F (4) m 0 m 2 m 3 m m 4 m 6 m 7 m 5 (2) () F = m (0,, 2, 4) Um mintermo m i corresponde a uma função 0 com o número mínimo de 's na tabela de verdade. Um maxtermo M i corresponde a uma função com o número máximo de 's na tabela de verdade. Um mintermo e um maxtermo com o mesmo índice são complementos um do outro. F = (F ) = ( m 0 + m + m 2 + m 4 ) = O produto lógico dos vários maxtermos permite obter o mapa de F como se mostra em baixo: = m 0. m. m 2. m 4 = M 0. M. M 2. M 4 = M (0,, 2, 4) M 0 m 0 M 0 = m 0 = ( ) = = + + M m M = m = ( ) = = + + M 2 m2 M 2 = m 2 = ( ) = = + + M 4 F = m 4 M 4 = m 4 = ( ) = F = M. 0 M. M. 2 M 4 = + + Representação do produto dos maxtermos intervenientes na forma OR N de F. Lógica e Sistemas igitais 2 ISEL EET
10 MINIMIZÇÃO E FUNÇÕES POR GRUPMENTO E MINTERMOS E E MXTERMOS 2 0 REPRESENTÇÃO FUNÇÃO POR LIST E MINTERMOS: F= m (3, 5, 6, 7) REPRESENTÇÃO FUNÇÃO POR LIST E MXTERMOS: F = M (0,, 2, 4) F ( ) = + F ( ) = + 0 F = + + F= (+) (+) (+) ( ) = + Minimização da função F no mapa de Karnaugh por agrupamento de mintermos. Minimização da função F no mapa de Karnaugh por agrupamento de maxtermos. Implementação da função F por simplificação na forma N OR (MSOP). F Implementação da função F por simplificação na forma OR N (MPOS). F Esta forma é também designada por MPOS, do inglês Minimized Product Of Sums). Lógica e Sistemas igitais 2 ISEL EET
11 FORMS N OR NÓNI (SOP) E MINIMIZ (MSOP) 2 m 3 = m 5 = F = m 3 + m 5 + m 6 + m 7 = Ʃ m (3, 5, 6, 7) = Ʃ (3, 5, 6, 7) = = = = + + Notações algébricas equivalentes de F. m 6 = m 7 = F = Representação de F na forma canónica N OR (SOM E MINTERMOS). Esta forma é também designada por SOP,do inglês SUM OF PROUTS. N OR F = + + Representação algébrica de F na forma N OR minimizada, não canónica. (SOM E TERMOS PROUTO). Esta forma é também designada por MSOP,do inglês MINIMIZE SUM OF PROUTS. iagrama lógico de F configurado em duas formas N OR, uma canónica, outra não canónica. Lógica e Sistemas igitais 2 ISEL EET
12 FORMS OR N NÓNI (POS) E MINIMIZ (MPOS) 2 2 M 0 =++ M = ++ F = M 0. M. M 2. M 4 = M (0,, 2, 4) = (0,,2,4) = = ( + + ). ( + + ). ( + + ). ( + + ) = = ( + ). ( + ). ( + ) Notações algébricas equivalentes de F. F = ( + + ). ( + + ). ( + + ). ( + + ) M 2 =+ + M 4 =++ + Representação de F na forma canónica OR N (PROUTO E MXTERMOS). Esta forma é também designada por POS,do inglês PROUT OF SUMS. + + OR N F = ( + ). ( + ). ( + ) Representação algébrica de F na forma OR N minimizada, não canónica (PROUTO E TERMOS SOM). Esta forma é também designada por MPOS,do inglês MINIMIZE PROUT OF SUMS. iagrama lógico de F configurado em duas formas OR N, uma canónica, outra não canónica. Lógica e Sistemas igitais 2 ISEL EET
13 ONVERSÃO ENTRE FORMS NÓNIS 2 3 F = = = m (3, 5, 6, 7) Formas anónicas N OR de F e F. SOM E MINTERMOS. F = = = m (0,, 2, 4) F = (++). ( ++). (+ +). (++ ) = = M (0,, 2, 4) F =( + +). ( ++ ). (+ + ). ( + + ) = = M (3, 5, 6, 7) Formas anónicas OR N de F e F. PROUTOS E MXTERMOS. Lógica e Sistemas igitais 2 ISEL EET
14 IMPLEMENTÇÕES LTERNTIVS E UM FUNÇÃO 2 4 SOP anónica F = = = m (3, 5, 6, 7) SOP Forma anónica N OR. SOM E PROUTOS (MINTERMOS). F = + + MSOP Soma de Produtos Minimizada. MSOP F = (++). ( ++). (+ +). (++ ) = = M (0,, 2, 4) POS anónica MPOS F = (+). (+). (+) POS Forma anónica OR N. PROUTO E SOMS (MXTERMOS). MPOS Produto de Somas Minimizado. iagrama lógico de 4 implementações equivalentes de uma função F: duas formas canónicas e duas formas minimizadas. Lógica e Sistemas igitais 2 ISEL EET
15 SIMPLIFIÇÃO GRÁFI E UM FUNÇÃO N FORM OR N (EX. 2 ) 2 5 Exemplo 2 OJETIVO Obter a forma OR N simplificada da função G definida pela equação ao lado utilizando mapas de Karnaugh. G= ( ) + ( + ) + (( + ) ) + ( + ) (( + ).) G = ( + ). Mapa de Karnaugh de G obtido pela soma de mapas K parciais correspondentes aos termos da função G. G = + G = ( + ) = ( + + ) ( + + ) Obtenção de G por aplicação das Leis de e Morgan à equação algébrica de G. OR N iagrama lógico da função na forma OR N. G Lógica e Sistemas igitais 2 ISEL EET
16 RITÉRIOS MINIMIZÇÃO LÓGI 2 6 Resumindo, a MINIMIZÇÃO LÓGI significa: Na forma N OR (SOP): a minimização do número de termos produto (redução do número de portas lógicas) e a minimização do número de literais (redução do número de entrada das portas lógicas). Na forma OR N (POS): a minimização do número de termos soma (redução do número de portas lógicas) e a minimização do número de literais (redução do número de entrada das portas lógicas). Para aprofundar o método de minimização em SOP e POS pelo mapa de Karnaugh e delinear o algoritmo adequado ver se ão primeiro algumas definições. Para funções das mesmas variáveis, diz se que uma função booleana simples X implica outra função Y ( X Y )se,para todos os valores de entrada em que a função X vale, a função Y também vale. Quando X é um produto, diz se ser um IMPLINTE da função Y. Um termo produto diz se IMPLINTE de uma função sse essa função assume para todos os mintermos que constituem esse termo produto. F lguns implicantes de uma função F agrupados: cada ou grupo de s (uns) que podem ser combinados são implicantes. F = m (, 2, 6, 7, 0, 2, 4, 5) = = Implicantes: ; ; ; ; ; ; ; etc. iz se que o termo produto de menor dimensão é IMPLINTE de um termo produto de maior dimensão se todos os seus mintermos estão incluídos no termo produto maior. Todos os mintermos de uma função F são IMPLINTES dessa função. Nos quadros de Karnaugh, os IMPLINTES correspondem a associações válidas de s (cada ou grupo de s que podem ser combinados). No mapa indicam se alguns implicantes da função F de 4 variáveis. Lógica e Sistemas igitais 2 ISEL EET
17 TERMO PROUTO OU IMPLINTE 2 7 implicante ( ) 2 implicante ( ) 3 implicante ( ) mintermo ou 0 implicante ( ) implicante () implicante () 2 implicante () 3 implicante () Vários tipos de implicantes de uma função de 4 variáveis: 0 implicantes, implicantes, 2 implicantes, 3 implicantes. Implicantes maiores correspondentes ao menor produto. IMPLINTES de uma função são quaisquer elementos do ON SET (cada ou grupos de s que podem ser combinados). Graficamente são quaisquer círculos válidos (não necessariamente os maiores possível). Um mintermo é um caso especial de implicante que tem presentes todas as variáveis da função (é o produto de maior dimensão). Um mintermo é também designado de 0 IMPLINTE (tambémdesignadopor0 cubo). Todos os mintermos são implicantes, mas nem todos os implicantes são mintermos. Um IMPLINTE (ou um cubo) é um produto com uma variável eliminada (obtido pela combinação de dois 0 implicantes adjacentes). remoção de uma variável de um termo é conhecida como a expansão do termo, e corresponde a expandir o tamanho de um círculo no mapa de Karnaugh. Lógica e Sistemas igitais 2 ISEL EET
18 IMPLINTE PRIMO E IMPLINTE NÃO PRIMO 2 8 não é implicante primo não é implicante primo não é implicante primo é implicante primo (IP) é implicante primo (IP) Graficamente, um IMPLINTE PRIMO de uma função corresponde aos círculos que são os maiores possíveis. Se uma variável for eliminada deste implicante, o resultado será um termo produto que não é implicante da função, pois cobrirá um termo que não pertence ao ON SET da função. Implicantes de 4 variáveis não primos. Implicantes primos (IP) de 4 variáveis. Um implicante designa se de IMPLINTE PRIMO quando não pode ser combinado com mais nenhum outro implicante para eliminar outra variável (primo vem do inglês prime e neste contexto significa principal). Um IMPLINTE PRIMO de uma função booleana não implica nenhum outro implicante. importância dos implicantes primos decorre de eles corresponderem, no mapa de Karnaugh, aos grupos maiores, que não podem ser expandidos. Esses são exactamente os grupos que interessam para as minimizações, porque possuem as expressões mais simples, com menos literais. é implicante primo (IP) é implicante não primo Implicantes primos e não primos de 4 variáveis. é implicante não primo é implicante primo (IP) Lógica e Sistemas igitais 2 ISEL EET
19 IMPLINTE PRIMO ESSENIL, IMPLINTE PRIMO REUNNTE E IMPLINTE PRIMO SELETIVO IPR 2 9 é IP essencial (IPE) é IP redundante (IPR) é IP essencial (IPE) Implicantes primos essenciais (IPE) e implicantes primos redundantes. Um implicante primo de uma função diz se IMPLINTE PRIMO ESSENIL (IPE) se contém pelo menos um mintermo não contido em nenhum outro implicante primo. Os IMPLINTES PRIMO ESSENIIS associam pois mintermos que não podem ser associados em implicantes primos de outra forma. Um implicante primo não essencial (redundante) é um implicante primo em que todos os s (uns) estão também incluídos em implicantes primos essenciais. Nem todos os implicantes primos da função serão usados na expressão minimizada, mas todos os implicantes primos essenciais têm de estar presentes na expressão mínima na forma SOP ou POS. IPE IP selectivo (IPS) IPE IPR IPE ( ) IPE ( ) Mapa com 6 implicantes primos, 3 essenciais (IPE) que cobrem todos os s do mapa, e 3 redundantes (IPR). IPE () Um implicante primo que não é IMPLINTE PRIMO ESSENIL (IPE) nem IMPLINTE PRIMO REUNNTE (IPR) é designado de IMPLINTE PRIMO SELETIVO (IPS). Os IPS ocorrem em pares. Lógica e Sistemas igitais 2 ISEL EET
20 REGRS MINIMIZÇÃO LÓGI EM MP E KRNUGH 2 20 omo nem todos os implicantes primos são utilizados para originar a expressão minimizada, a escolha é feita de acordo com o seguinte critério. LGORITMO E MINIMIZÇÃO O procedimento sistemático para a obtenção da expressão simplificada (MSOP ou MPOS) de uma função representada num mapa de Karnaugh, corresponde à execução dos seguintes passos: Passo : grupar todos os s (cobrir todos os mintermos). onsiderar as eventuais indiferenças e adjacências das linhas e colunas dos extremos, e dos cantos. F IPR (não extraído) Extração tomando em conta só os implicantes primos essenciais e descartando os redundantes. F = Passo 2: Passo 2: Passo 3: Usar só implicantes primos essenciais (IPE). aso não estejam cobertos todos os s do quadro, determinar o menor conjunto de implicantes primos selectivos que cobrem os s remanescentes. Não usar implicantes primos redundantes (IPR). Passo 3: É boa sugestão começar se pelos IPE em ordem ascendente: primeiro os 0 implicantes, depois os implicantes, 2 implicantes, etc.. Extrair a expressão simplificada como soma/produto de todos os termos produto/soma seleccionados nos passos anteriores. F IPS (não extraído) IPS Extração tomando em conta só os implicantes primos essenciais e selectivos. F = + + Lógica e Sistemas igitais 2 ISEL EET
21 MPS E KRNUGH UM, US, TRÊS, QUTRO E INO VRIÁVEIS 2 2 m K a variável. m K a 2 variáveis. m K a 3 variáveis. E E E E E E E E E m K a 4 variáveis. E E E E E E E E E E E E m K a 5 variáveis. E E E E E E E E E E E E O mapa de Karnaugh (m K) pode ser usado com qualquer número de varáveis. Mapas de Karnaugh com mais de 4 variáveis são pouco usuais por não ser simples a sua utilização. Na Fig. estão representados mapas de Karnaugh com diferentes número de variáveis. ssinalam se a vermelho as quadrículas para as quais a variável vale. Lógica e Sistemas igitais 2 ISEL EET
22 MPS E KRNUGH 5 VRIÁVEIS 2 22 F (,,,, E ) = m (0, 2, 4, 6, 7, 0,, 5, 7, 9, 2, 23, 26, 27, 3) Função de 5 variáveis da qual se pretende obter a expressão algébrica simplificada. E = 0 E = forma mais simples de visualização de um mapa de Karnaugh de 5 variáveis é a que se obtém pela duplicação de um mapa de 4 variáveis. ssume se E como variável de maior peso. o lado esquerdo está o mapa correspondente a E=0,doladodireito odee=. ada mapa apresenta uma leitura individual. Se a leitura de um dos mapas for sobreposta à do outro as duas leituras correspondem a um único termo caso de ou entro de cada quadrado do mapa e a vermelho estão indicadas as posições dos índices dos mintermos. escuro estão marcados os s para os quadrados correspondentes aos mintermos em que a função é. F = E + E + + Equação algébrica após simplificação. Lógica e Sistemas igitais 2 ISEL EET
23 MP E KRNUGH: PRÕES ENVOLVENO XOR () 2 23 través dos mapas de Karnaugh é possível obter expressões simplificadas envolvendo a operação XOR. O XOR toma o valor para as configurações que pertencem a um número ímpar de agrupamentos e o valor 0 para as configurações que pertencem a um número par de agrupamentos (ou que não pertencem a nenhum). 0 0 F = + = = 0 0 F = + = = ( ) = ( ) = ( ) F = F = ( + ) F = () F = ( ) 0 0 F = + ( ) Exemplos de funções extraídas do mapa de Karnaugh envolvendo operações XOR. Lógica e Sistemas igitais 2 ISEL EET
24 MP E KRNUGH: PRÕES ENVOLVENO XOR (2) F= F= ( ) F= F= F= Exemplos de funções extraídas do mapa de Karnaugh envolvendo operações XOR. M= ( + ) + M= ( ) + Os dois circuitos dos 2 quadros acima correspondem a duas assinaturas distintas da mesma função M (Maioria), uma fazendo uso de um XOR, importantes no estudo do arry out do somador. M M Lógica e Sistemas igitais 2 ISEL EET
25 FUNÇÕES INOMPLETMENTE ESPEIFIS () 2 25 Quando não é definido o valor da função, por não se considerar possível a ocorrência de determinadas configurações à entrada, ou por se julgar irrelevante a resposta da função a essas combinações, usa se: um símbolo de indefinição ou X (indiferença, irrelevância ou don t care) na tabela de verdade ou mapa de Karnaugh da função, e F (8) () (2) (4) F 2 (8) () (2) (4) a letra d na representação sob a forma de lista de mintermos (como em F 2 ), ou para o caso de lista de maxtermos. NasimplificaçãopormapadeKarnaugh,aestratégiaéade atribuir aos don t care valor lógico 0 ou conforme mais conveniente para uma maior simplificação ( X não existe, apenas existem 0 ou ). existência de indiferenças em F 2 permitiu reduzir o número de entradas da porta e a complexidade do circuito relativamente à mesma função implementada em F sem indiferenças: atribuiu se o valor à indiferença correspondente ao mintermo 3 e o valor 0 às correspondentes a 6 e 2. iagrama lógico de duas funções F e F2 quase idênticas assinalando se a redução do número de entradas em F2 atribuível ao uso de indiferenças (ausentes em F). F = + F 2 = + Mapas de Karnaugh e equações algébricas de F e F 2 assinalando a redução do número de entradas em F 2 atribuível ao uso de indiferenças. (ausentes em F ). F = = m (, 3, 5, 7, 9) F 2 = = m (, 3, 5, 7, 9) + d (6, 2, 3) Lógica e Sistemas igitais 2 ISEL EET
26 FUNÇÕES INOMPLETMENTE ESPEIFIS (2) 2 26 F 3 = (, 2) + d (3) F 4 = (2, 4, 7) + d (, 6) F 5 = (0, 2, 5) + d (3, 4) F 3 () F 4 () F (2) (4) 0 (2) F 3 = + F 4 = + + F 5 = + F 6 = (, 2, 5, 6, 0) + d (3, 4, 9,, 3, 4, 5) F 7 = (0, 6, 7, 8, 9) + d (, 4,, 4, 5) F 8 = (0,, 3, 5, 9, 0, ) + d (2, 8, 3) F 6 (8) () (2) F 6 = (4) F F 7 = + F F 8 = + Mapas de Karnaugh e expressões algébricas minimizadas de várias funções especificadas através da lista de mintermos, assinalando se o uso criterioso das indiferenças. Lógica e Sistemas igitais 2 ISEL EET
27 FUNÇÕES INOMPLETMENTE ESPEIFIS (3) 2 27 F 9 F 9 = M (2, 3, 0,, 2, 3, 4 ) (4, 5, 8) F 9 = ( +) (+ ) (+ ) Mapa de Karnaugh e expressão algébrica minimizada na forma MPOS, assinalando se o uso das indiferenças. Verificação através da multiplicação lógica bit a bit dos mapas representando cada maxtermo para obtenção do mapa inicial (em cima): Resumindo: No caso da representação sob a forma de lista de mintermos, ao somatório m dos termos iguais a, junta se o somatório dos termos opcionais (indiferenças), normalmente indicados por d. No caso da representação sob a forma de lista de maxtermos, multiplicam se os maxtermos (piatório M) pelos termos opcionais (indiferenças), normalmente indicados por. leitura do mapa de Karnaugh feita directamente pelos zeros origina uma expressão minimizada na forma de produto de somas (MPOS) Mapas de Karnaugh e expressões algébricas minimizadas de várias funções especificadas através da lista de maxtermos, assinalando se o uso criterioso das indiferenças. = F 9 Lógica e Sistemas igitais 2 ISEL EET
28 IMPLEMENTÇÃO E UM FUNÇÃO IRUITOS LTERNTIVOS (EX. 2 2 ) 2 28 Exemplo 2 2 OJETIVO esenhar o circuito da função G na tabela da Fig. nas várias formas correspondentes às representações em SOP, MSOP, soma de produtos após factorização e com utilização de uma porta XOR. Mintermo G m m m m 3 0 m m 5 0 m 6 0 m 7 0 Tabela de Verdade funcional do circuito. G F = + + G Umamanipulaçãofeitaapartirdaexpressãoalgébricaoudomapa de Karnaugh da função permite obter expressões em várias formas, como a que usa o XOR e a factorização da variável. F = + ( + ) ( + ) G G F = Lógica e Sistemas igitais 2 ISEL EET
29 IMPLEMENTÇÃO E UM FUNÇÃO IRUITOS LTERNTIVOS (EX ) 2 29 Exemplo 2 2 G = m (3, 4, 5, 6) G = ( + ) G G G G SOP FormaanónicaN OR ou disjuntiva (soma de mintermos e 2 níveis). MSOP Soma de Produtos Minimizada (2 níveis). Soma de Produtos após simplificação e factorização (4 níveis). Implementação utilizando um XOR (2 níveis). s 4 implementações são funcionalmente equivalentes: com os mesmos estímulos à entrada, as formas de onda, obtidas nas saídas dos 4 circuitos são quase idênticas. s pequenas variações devem se aos atrasos e aos GLITHES que podem surgir devido às diferenças no número de níveis de portas e na estrutura interna das mesmas. Lógica e Sistemas igitais 2 ISEL EET
30 MÉTOOS E NÁLISE E IRUITOS OMINTÓRIOS ircuito analisado por determinação exaustiva das oito (0 a 7) combinações das entradas ( tabela de verdade). M análise consiste na obtenção de uma descrição formal da função lógica do circuito. descrição funcional mais descritiva corresponde à tabela de verdade. Um dos métodos de obter a tabela de verdade consiste em exaustivamente determinar as saídas parciais de todas as combinações de valores das variáveis de entrada ao longodocircuito,epropagaressainformaçãoatéà saída (desenho de cima). ircuito analisado por determinação das expressões algébricas. m M M Tabela de Verdade funcional obtida a partir dos métodos de análise do circuito acima. Outro método consiste em ir obtendo as expressões algébricas para cada troço do circuito correspondente aos operadores lógicos envolvidos, e propagar estas expressões parciais até à saída. Este método é simples se o circuito tiver sido manipulado graficamente até à obtenção de Ns, ORs e NOTs para simplificar a análise algébrica (como exemplificado no capítulo anterior desenhodo meio). partir daí é possível: eterminar o comportamento do circuito para diferentes combinações das entradas. Manipular a sua descrição algébrica e obter diferentes topologias de circuito para a mesma função lógica. Utilizar a descrição algébrica na análise de um sistema de complexidade superior que inclua o circuito num dos seus módulos. Lógica e Sistemas igitais 2 ISEL EET
31 NÁLISE E UM IRUITO OMINTÓRIO (EX. 2 3 ) 2 3 Exemplo 2 3 OJETIVO Para o circuito da Fig. realizado só com portas NN de 2 entradas, obter: F a) Por manipulação gráfica, a expressão algébrica na forma N OR simplificada (MSOP). b) lista de mintermos. c) expressão algébrica na forma OR N simplificada (MPOS). d) lista de maxtermos. (a) F = ( + ) + ( + ) F conversão gráfica consiste em adoptar para as portas NN e NOR o símbolo gráfico que melhor se adapte ao cancelamento de pares dos círculos símbolos de inversão (técnica bubble to bubble). pósareduçãográficaan,orenotémuito mais fácil extrair a expressão booleana. F Lógica e Sistemas igitais 2 ISEL EET
32 NÁLISE E UM IRUITO OMINTÓRIO (EX ) 2 32 Exemplo 2 3 (a) F F= ( + ) + ( + ) = (b) F= F = m (0,, 3, 5, 7, 0,, 2, 4, 5) = (c) F F = F= (+ +)(+ +) ( ++ )(++ ) (d) F= (+ +) (+ +) ( ++ ) (++ ) F = M (2, 4, 6, 8, 9, 3) Lógica e Sistemas igitais 2 ISEL EET
33 NÁLISE E UM IRUITO OMINTÓRIO (EX ) 2 33 Exemplo 2 3 F F = ( + ) + ( + ) MSOP MPOS F= F = m (0,, 3, 5, 7, 0,, 2, 4, 5) F= (+ +) (+ +) ( ++ ) (++ ) F = M (2, 4, 6, 8, 9, 3) omparando a forma MSOP com a forma MPOS, verifica se que a forma MSOP se revela ligeiramente menos complexa. mbas apresentam um mesmo número de portas N e OR, mas no total há menos dois pinos de entrada para as portas N da forma MSOP do que para as portas OR da forma MPOS. Lógica e Sistemas igitais 2 ISEL EET
34 SÍNTESE E IRUITOS OMINTÓRIOS: ONVERSOR 7 SEGMENTOS (EX. 2 4 ) 2 34 Exemplo 2 4 OJETIVO Para o circuito conversor do código 7 segmentos (do tipo TIVE HIGH) da Fig. abaixo obter, por manipulação gráfica, a expressão algébrica das saídas. ódigo a... iagrama de blocos do conversor. (8) g (2) () (4) ódigo 7 segmentos a f e a g d b c isposição e identificação dos 7 segmentos de um display de caracteres decimais (segmento a iluminado). Um segmento ilumina se quando o circuito apresenta um na saída correspondente, caso contrário o onversor seria do tipo TIVE LOW. 0 0 a = + + aracteres decimais resultantes da iluminação dos segmentos num display de 7 segmentos. Pesos m a b c d e f g Tabela de verdade de um conversor 7 segmentos do tipo TIVE HIGH. Mapas de Karnaugh mostrando a referência dos mintermos, o preenchimento dos s para o segmento a, e a equação algébrica do segmento a através da utilização de uma porta XOR. Lógica e Sistemas igitais 2 ISEL EET
35 ONVERSOR 7 SEGMENTOS (EX ) 2 35 Exemplo 2 4 a b c d a = + + b = + c = + + d = ( + ) + ( ) e f g e = ( + ) f = + +( + ) g = + +( + ) Mapas de Karnaugh dos diversos segmentos e equações algébricas simplificadas fazendo uso intensivo das indiferenças. s expressões obtidas são do tipo N OR e XOR e tomam em conta a factorização. Quando há várias funções dependentes das mesmas variáveis de entrada tem interesse sintetizar uma função a partir de outra já existente, para minimizar o número de portas. Há que identificar um padrão comum às várias funções e reutilizá lo. Esta minimização utiliza o método multinível, ou de RIGING. Nasexpressõesdef e g os termos + ( + ) são recorrentes, sendo este bloco gerado uma só vez em f, e reutilizado em g. Lógica e Sistemas igitais 2 ISEL EET
36 ONVERSOR 7 SEGMENTOS (EX ) 2 36 Exemplo 2 4 a = + + b = + ódigo a... g c = + + iagrama de blocos. d = ( + ) + ( ) e = ( + ) f = + ( + ) + g = + ( + ) + iagrama lógico de um onversor 7 segmentos do tipo TIVE HIGH utilizando portas N, OR e XOR de 2 entradas. Lógica e Sistemas igitais 2 ISEL EET
37 OMPROR E NÚMEROS E 2 ITS (EX. 2 5 ) 2 37 Exemplo 2 5 OJETIVO Para o circuito comparador de 2 números (de 2 bits cada) da Fig. ao lado, obter a expressão algébrica das saídas. N N 2 LT EQ GT LT EQ GT iagrama de blocos do circuito comparador com 4 entradas e 3 saídas. LT EQ GT Less Than Equal Greater Than LT = se N <N 2 (<) N (bits e ) e N 2 (bits e ) são os 2 números a comparar. N 2 N m LT EQ GT Tabela Funcional. EQ = = = ( + ) ( + ) = = ( ) ( ) EQ LT LT = + + GT GT = + + Tabela Funcional, Mapas de Karnaugh e Equações lgébricas das Saídas do omparador. Lógica e Sistemas igitais 2 ISEL EET
38 OMPROR E NÚMEROS E 2 ITS (EX ) 2 38 Exemplo 2 5 LT N N 2 LT EQ GT LT EQ GT GT EQ iagrama de blocos de um comparador de números de 2 bits. LT = + + GT = + + N N 2 ( ) ( ) EQ EQ iagrama lógico do omparador com 3 circuitos alternativos para implementação da saída EQ. EQ = = = ( ) ( ) Lógica e Sistemas igitais 2 ISEL EET
39 MULTIPLIOR E NÚMEROS E 2 ITS (EX. 2 6 ) 2 39 Exemplo 2 6 OJETIVO Para o circuito multiplicador de 2 números de 2 bits cada da Fig. ao lado, obter a expressão algébrica das saídas. N e N 2 : números a multiplicar N N P P 2 P 4 P 8 iagrama de blocos. N x N 2 P 2 N 2 N m 2 2 P 8 P 4 P 2 P P P 2 = = = P = P 4 2 P P 4 = = P = = Tabela funcional. Mapas de Karnaugh e equações simplificadas das saídas. Lógica e Sistemas igitais 2 ISEL EET
40 MULTIPLIOR E NÚMEROS E 2 ITS (EX ) 2 40 Exemplo P = P 2 = P 4 = N N P 8 = 2 2 P 2 = 2 2 P 4 = 2 2 P 8 iagrama lógico final mostrando alternativas de implementação de P2 e P4 fazendo uso de XOR. Lógica e Sistemas igitais 2 ISEL EET
41 INREMENTOR E UM NÚMERO (EX. 2 7 ) 2 4 Exemplo 2 7 OJETIVO Para o circuito incrementador de código da Fig. ao lado, obter, por manipulação gráfica, a expressão algébrica das saídas na forma N OR simplificada (MSOP). ódigo O O 2 O 4 O 8 iagrama de blocos do circuito Incrementador com 4 entradas em código e 4 saídas apresentando o código de entrada incrementado de unidade. ódigo + O 8 4 m O 8 O 4 O 2 O Tabela funcional. O O 2 = O O = 4 O 8 2 O 4 = O 8 = Mapas de Karnaugh e equações simplificadas das saídas. Nas configurações de entrada que não são, não é importante considerar o valor da função, uma vez que essas configurações nunca ocorrem. 2 4 Lógica e Sistemas igitais 2 ISEL EET
42 INREMENTOR E UM NÚMERO (EX ) 2 42 Exemplo O = O 2 = O 4 = ódigo de entrada + O 8 = ódigo de entrada iagrama lógico do circuito incrementador de um número na forma N OR. Lógica e Sistemas igitais 2 ISEL EET
43 INIOR OM 4 SENSORES E 4 LÂMPS (EX. 2 8 ) 2 43 Exemplo 2 8 OJETIVO Para o circuito da Fig. ao lado, obter a expressão algébrica das saídas e desenhar o diagrama lógico só com portas NN de 2 e 3 entradas. O comportamento do circuito é o seguinte: uma lâmpadade saída Li ilumina se quando:. estiverem activos pelo menos 2 sensores; 2. não estiver ativo o sensor Si correspondente; 3. a lâmpada se encontrar fora do intervalo dos sensores ativos. Sensores S S 2 S 3 S 4 L L 2 L 3 L 4 Lâmpadas iagrama de blocos do circuito indicador com 4 lâmpadas (saídas) que se iluminam consoante a configuração de 4 sensores (entradas). m S 4 S 3 S 2 S L 4 L 3 L 2 L L S L 2 S L3 S S 3 S 3 S 4 S 4 S 4 S 2 S 2 S 2 L = S S 2 S 3 + S S 2 S 4 + S S 3 S 4 L 2 = S S 2 S 3 S 4 L 3 = S S 2 S 3 S 4 L 4 S S 3 S 4 L 4 = S S 2 S 4 + S 2 S 3 S 4 + S S 3 S 4 S 3 Tabela funcional. S 2 Lógica e Sistemas igitais 2 ISEL EET
44 INIOR OM 4 SENSORES E 4 LÂMPS (EX ) 2 44 Exemplo 2 8 S S S2 S 2 S 3 S 3 S 4 S 4 L = S S 2 S 3 + S S 2 S 4 + S S 3 S 4 L 2 = S S 2 S 3 S 4 L 3 = S S 2 S 3 S 4 L 4 = S S 2 S 4 + S 2 S 3 S 4 + S S 3 S 4 S S 2 S 3 S 4 iagrama lógico do circuito indicador de implementado só com portas NN de 2 e de 3 entradas. Lógica e Sistemas igitais 2 ISEL EET
45 ELIMINÇÃO E HZRS E GLITHES OM MP E KRNUGH 2 45 = Z: 0 = = Z: 0 = Z Z Z S = Z + Z ircuito típico de HZR estático evidenciando um GLITH a 0 de duração igual a uma unidade do tempo de atraso. Z Z Z S = Z + Z dição de uma porta N extra para eliminação do HZR edoglith. Num circuito que implemente uma soma de produtos a 2 níveis só podem ocorrer HZRS ESTÁTIOS (como se viu no capítulo anterior com o circuito da Fig.). HZRS ESTÁTIOS 0 podem ocorrer num circuito OR N dual do representado. O HZR só aparece quando ==, e o sinal Z viaja para a direita através das portas N. Na mudança de Z de para 0 há um período transitório diminuto em que as entradas da porta OR vão simultaneamente a 0 podendo produzir um GLITH a 0(se o N que transita para 0 o fizer antes do N que transita para ). S Z S = Z + Z = = Z + Z + Os mapas de Karnaugh podem ser usados para detectar HZRS estáticos em circuitos com estrutura N OR ou OR N. O pressuposto de que apenas uma entrada varia em cada instante equivale a efectuar um deslocamento através de células vizinhas num mapa de Karnaugh (como indicado pela seta no mapa). No mapa da Fig. não há um termo produto que cubra simultaneamente as combinações Z= e Z=0. Para eliminar o HZR e o GLITH tem de incluir se no circuito uma porta N redundante (correspondente a esse termo produto e à área a vermelho no mapa) que se mantém a durante a transição da variável Z, forçando sempre a entrada do OR a. Lógica e Sistemas igitais 2 ISEL EET
46 LS 2 ÍNIE LS 2 REPRESENTÇÃO E MINIMIZÇÃO E FUNÇÕES 2. Representação Tabular de uma Função 3. Representação lgébrica de uma Função em Soma de Mintermos 4. Representação lgébrica de uma Função em Produto de Maxtermos 5. Terminologia 6. Mapa de Karnaugh 7. Simplificação de uma Função por grupamento de Mintermos em Mapa de Karnaugh 8. Simplificação de uma Função por grupamento de Maxtermos em Mapa de Karnaugh 9. Representação Gráfica do Produto dos Maxtermos 0. Minimização de por grupamento de Mintermos e de Maxtermos. Formas N OR anónica (SOP) e Minimizada (MSOP) 2. Formas OR N anónica (POS) e Minimizada (MPOS) 3. onversão entre Formas anónicas 4. Implementações lternativas de uma Função 5. Simplificação Gráfica de uma Função na forma OR N (Ex. 2 ) 6. ritérios da Minimização Lógica 7. Termo Produto ou Implicante 8. Implicante Primo e Implicante Não primo 9. Implicante Primo Essencial, Implicante Primo Redundante e Implicante Primo Selectivo 20. Regras da Minimização Lógica em Mapa de Karnaugh 2. Mapas de Karnaugh a Uma, uas, Três, Quatro e inco variáveis 22. Mapas de Karnaugh a 5 Variáveis 23. Mapa de Karnaugh: Padrões envolvendo XOR () 24. Mapa de Karnaugh: Padrões envolvendo XOR (2) 25. Incompletamente Especificadas () Lógica e Sistemas igitais 2 ISEL EET
47 LS 2 ÍNIE Incompletamente Especificadas (2) 27. Incompletamente Especificadas (3) 28. Implementação de uma Função ircuitos lterna vos (Ex. 2 2 ) 29. Implementação de uma Função ircuitos lterna vos (Ex ) 30. Métodos de nálise de ircuitos ombinatórios 3. nálise de um ircuito ombinatório (Ex. 2 3 ) 32. nálise de um ircuito ombinatório (Ex ) 33. nálise de um ircuito ombinatório (Ex ) 34. Síntese de ircuitos ombinatórios: onversor 7 Segmentos (Ex. 2 4 ) 35. onversor 7 Segmentos (Ex ) 36. onversor 7 Segmentos (Ex ) 37. omparador de Números de 2 its (Ex. 2 5 ) 38. omparador de Números de 2 its (Ex ) 39. Multiplicador de Números de 2 its (Ex. 2 6 ) 40. Multiplicador de Números de 2 its (Ex ) 4. Incrementador de um Número (Ex. 2 7 ) 42. Incrementador de um Número (Ex ) 43. Indicador com 4 Sensores e 4 Lâmpadas (Ex. 2 8 ) 44. Indicador com 4 Sensores e 4 Lâmpadas (Ex ) 45. Eliminação de Hazards e Glitches com Mapa de Karnaugh 46. LS 2 Índice 47. LS 2 Índice 2 Lógica e Sistemas igitais 2 ISEL EET
SISTEMAS DIGITAIS (SD)
SISTEMS DIGITIS (SD) MEEC cetatos das ulas Teóricas Versão 2. - Português ula N o 7: Título: Sumário: Minimização de Funções Booleanas - II Minimização de Karnaugh (agrupamentos de uns e zeros, eixos de
Leia maisSistemas Digitais Minimização de Funções: Mapas de Karnaugh
Sistemas Digitais Minimização de Funções: Mapas de Karnaugh João Paulo Baptista de Carvalho (Prof. Auxiliar do IST) joao.carvalho@inesc-id.pt Minimização de uma Função Trata-se de obter a expressão mínima
Leia maisSistemas Digitais Minimização de Funções: Mapas de Karnaugh
Sistemas Digitais Minimização de Funções: Mapas de Karnaugh João Paulo Baptista de Carvalho joao.carvalho@inesc-id.pt Minimização de uma Função Trata-se de obter a expressão mínima de uma função A representação
Leia maisPCS 3115 Sistemas Digitais I Mapas de Karnaugh Prof. Dr. Marcos A. Simplicio Jr.
PCS 3115 Sistemas Digitais I Mapas de Karnaugh Prof. Dr. Marcos A. Simplicio Jr. Adaptado por Glauber De Bona (2018) 2 Objetivos da aula Minimização de circuitos digitais combinatórios. Mapas de Karnaugh:
Leia maisPCS 3115 (PCS2215) Sistemas Digitais I. Módulo 07 Síntese de Circuitos Combinatórios. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.
PCS 35 (PCS225) Sistemas Digitais I Módulo 07 Síntese de Circuitos Combinatórios Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/207) Objetivos da aula Obter o circuito combinatório (diagrama) a partir
Leia maisF.1 - FORMAS STANDARD PARA FUNÇÕES LÓGICAS
FUNÇÕES LÓGIAS F. - FORMAS STANDARD PARA FUNÇÕES LÓGIAS Para a simplificação eficaz de expressões booleanas definem-se 2 formas standard nas quais as expressões podem ser escritas. F.. - Soma de produtos
Leia maisMapas de karnaugh. Mapas de Karnaugh para funções de duas variáveis. m 0 m 1. m 2 m 3 X Y. Mapas de Karnaugh para funções de três variáveis
Mapas de karnaugh ESTV-ESI-Sistemas Digitais-Mapas de Karnaugh 1/7 onstitui um método gráfico/tabular de representação de funções e de aplicação sistemática do processo de simplificação algébrica. Permite
Leia maisSISTEMAS DIGITAIS MINIMIZAÇÃO DE FUNÇÕES BOOLEANAS
MINIMIZAÇÃO DE FUNÇÕES BOOLEANAS Outubro de MINIMIZAÇÃO DE FUNÇÕES BOOLEANAS - 2 SUMÁRIO: MINIMIZAÇÃO ALGÉBRICA MINIMIZAÇÃO DE KARNAUGH REPRESENTAÇÃO DE FUNÇÕES DE N VARIÁVEIS QUADROS DE 3 e 4 VARIÁVEIS
Leia maisTabela 1 - Minitermos e Maxtermos para uma função de 3 variáveis.
Curso Técnico em Eletrotécnica Disciplina: Automação Predial e Industrial Professor: Ronimack Trajano 1 FORMAS CANÔNICAS A lógica estruturada é baseada na capacidade de escrever equações booleanas de maneira
Leia maisPCS3115: Sistemas Digitais I. Síntese de Circuitos Combinatórios Minimização e Karnaugh
PCS35: Sistemas Digitais I Síntese de Circuitos Combinatórios Minimização e Karnaugh Seção 4.34 e 4.3.5 do livro-texto 208/ Minimização de Circuitos Combinatórios Objetivo: Obter solução mais econômica!
Leia maisÁlgebra de Boole e Simplificação de Circuitos Lógicos
Álgebra de oole e Simplificação de ircuitos Lógicos Flávio Euripedes de Oliveira UEMG Unidade Ituiutaba Nesta apresentação serão vistos os postulados e propriedades e formas canônicas de expressões booleanas
Leia maisTeoremas de De Morgan
Teoremas de De Morgan Augustus De Morgan - Matemático e lógico britânico. Concebeu as Leis de De Morgan e foi o primeiro a introduzir o termo e tornar rigorosa a idéia de indução matemática. Fonte:http://pt.wikipedia.org/wi
Leia maisSistemas Digitais / Sistemas Digitais I 3 Simplificação de funções
Simplificação de funções lógicas com mapas de Karnaugh característica essencial dos mapas de Karnaugh é que quadrículas geometricamente adjacentes na horizontal ou na vertical (mas não na diagonal) correspondem
Leia mais1. [1 val] Converta para base 2 o número hexadecimal (base 16) B06E. Justifique.
Teste Sistemas Digitais - MEEC 8/9. [ val] Converta para base o número hexadecimal (base 6) 6E. Justifique. 6E = {{{{ 6 E Como 6= é uma potência de, a conversão entre base 6 e base pode fazer-se directamente:
Leia maisDefinição de circuitos melhores: São circuitos menores, mais rápidos, consomem menos energia.
6. Otimizações e Tradeoffs - págs. 313 a 335. Definição de circuitos melhores: São circuitos menores, mais rápidos, consomem menos energia. Otimização: É a melhoria de critérios escolhidos que podem ser:
Leia maisSistemas Digitais. 6 Funções lógicas
Para o estudo das funções lógicas usa-se a álgebra de Boole, assim chamada em homenagem ao seu criador George Boole. A álgebra de Boole opera com relações lógicas e não com relações quantitativas como
Leia maisCapítulo 09: Mintermos, Maxtermos e Mapa de Karnaugh
ELE 0316 / ELE 0937 Eletrônica Básica Departamento de Engenharia Elétrica FEIS - UNESP Capítulo 09: Mintermos, Maxtermos e Mapa de Karnaugh 1. 1 9.1 - Mintermo / Maxtermo São duas formas padrões para expressar
Leia maisLABORATÓRIO I CONCEPÇÃO DE UM CIRCUITO COMPARADOR SIMPLES USANDO LÓGICA COMBINATÓRIA. Nome dos alunos
LABORATÓRIO I CONCEPÇÃO DE UM CIRCUITO COMPARADOR SIMPLES USANDO LÓGICA COMBINATÓRIA Nome dos alunos Data do laboratório Turno de laboratório (dia da semana e sala) INTRODUÇÃO O objectivo deste trabalho
Leia maisSimplificação e Mapa de Karnaugh. Sistemas digitais
Simplificação e Mapa de Karnaugh Sistemas digitais Agenda } Simplificação de circuitos lógicos } Álgebra booleana X mapa de Karnaugh } Derivação de expressões } Soma de produtos X Produto da soma } Mapa
Leia maisCapítulo II Álgebra Booleana e Minimização Lógica
Capítulo II Álgebra Booleana e Minimização Lógica 1 Introdução Vimos no Capítulo I que a unidade básica construtiva de um sistema digital é a Porta Lógica e que Funções Lógicas com diversas variáveis de
Leia maisÁlgebra de Boole. Álgebra de Boole - axiomas
854 - George Boole Álgebra de Boole formular proposições como V ou F combinar proposições avaliar a sua veracidade ou falsidade 938 - (Bell Labs) Claude Shannon adaptou a álgebra de Boole à análise de
Leia maisApostila de Sistemas Digitais e Computadores MÓDULOS I & II: REVISÃO ÁLGEBRA DE BOOLE.
INSTITUTO SUPERIOR POLITÉCNICO METROPOLITANO DE ANGOLA DEPARTAMENTO DE CIÊNCIAS TECNOLÓGICAS E ENGENHARIAS Apostila de Sistemas Digitais e Computadores MÓDULOS I & II: REVISÃO ÁLGEBRA DE BOOLE. SDC LCC1N
Leia maisCircuitos Lógicos Combinacionais (parte 2) CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota
Circuitos Lógicos Combinacionais (parte 2) CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota 4.5 Método do Mapa de Karnaugh Método gráfico usado para simplificar uma equação
Leia maisCapítulo 3. Álgebra de Bool
Capítulo 3 Álgebra de Bool Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture Objectivos Compreender a relação entre lógica Booleana e os circuitos
Leia maisMAPAS DE KARNAUGH A.B A.B A. B A. B A.B C. D C.D
Eletrônica Método de Quine-Mcluskey Prof. Luiz Marcelo hiesse da Silva MAPAS DE KARNAUGH Os Mapas de Karnaugh são uma representação gráfica de uma tabela verdade de modo a tornar mais visível a soma dos
Leia maisCircuitos Sequenciais: Circuitos Combinacionais: SISTEMAS DIGITAIS. Módulo 2 Prof. Celso
1 Circuitos Combinacionais: São circuitos cuja saída depende apenas dos valores das entradas. Circuitos Sequenciais: São circuitos cuja saída depende tanto do valor atual das entradas quanto do valor anterior
Leia maisSistemas Digitais (SD) Minimização de Funções Booleanas
Sistemas Digitais (SD) Minimização de Funções Booleanas Aula Anterior n Na aula anterior: u Funções lógicas: l Circuitos com portas NAND (revisão); l Circuitos com portas NOR (revisão); u Representações
Leia maisSistemas Digitais Álgebra de Boole Binária e Especificação de Funções
Sistemas Digitais Álgebra de Boole Binária e Especificação de Funções João Paulo Baptista de Carvalho (Prof. Auxiliar do IST) joao.carvalho@inesc.pt Álgebra de Boole Binária A Álgebra de Boole binária
Leia maisA) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D
luno nº: Nome: LEI-T, LER, LEE Sistemas igitais 2º Exame - 9 de Fevereiro de 212 uração: 2h3. Identifique todas as folhas. Responda a cada pergunta no quadrado à direita ou deixe em branco. ada resposta
Leia maisUtiliza variáveis binárias, i.e., que só podem assumir um de dois valores: {0,1}; {Low,High}; {True,False}; etc.
Álgebra de oole binária através do recurso à utiliação de funções booleanas (ou funções lógicas) é a principal teoria de suporte às metodologias de síntese e análise de circuitos digitais. Utilia variáveis
Leia maisA B f(a, B) = A + B. A f(a ) = A
Álgebra de Boole ESTV-ESI-Sistemas Digitais-Álgebra de Boole 1/7 A Álgebra de Boole é uma ferramenta matemática muito utilizada na representação e simplificação de funções binárias (ou lógicas), sendo
Leia maisSistemas Digitais Módulo 6 Mapas de Karnaugh
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 6 Mapas de Karnaugh Graduação em Sistemas de Informação Prof. Dr. Daniel A. Furtado Mapa de Karnaugh Método gráfico para
Leia maisPCS3515 Sistemas Digitais Métodos de Minimização Timing Hazards
02/04/208 PCS355 Sistemas Digitais Métodos de Minimização Timing Hazards Seções 4.3.7 e 4.4 livro texto e DDPPonline Com apoio do material dos Prof. Simplício e Cintia 208/ Soma de Produtos Canônica É
Leia maisTécnicas Digitais para Computação
INF 8 Técnicas Digitais para Computação Minimização de Funções Booleanas Aula Técnicas Digitais. Mapas de Karnaugh com 2 variáveis Diagrama onde cada célula corresponde a um mintermo Exemplo com 2 variáveis
Leia maisMapa de Karnaugh. UNIVERSIDADE DA BEIRA INTERIOR Faculdade de Engenharia Departamento de Informática
Mapa de Karnaugh Nuno Pombo / Miguel Neto Arquitectura Computadores I 2014/2015 15 Simplificação Na forma mínima soma de produtos só devem aparecer termos correspondentes a grupos primários. Cada célula
Leia mais6. Análise Lógica Combinacional
Objetivos 6. Análise Lógica Combinacional Analisar circuitos lógicos combinacionais básicos, tais como AND-OR, AND-OR-inversor, EX-OR e EX- NOR Usar circuitos AND-OR e AND-OR-inversor para implementar
Leia maisFormas Canônicas e Mapas de Karnaugh
Formas Canônicas e Mapas de Karnaugh Prof. Ohara Kerusauskas Rayel Disciplina de Eletrônica Digital - ET75C Curitiba, PR 16 de abril de 2015 1 / 23 Introdução Manipulação Algébrica não é trivial. Requer
Leia maisLógica Digital e Álgebra Booleana
Roteiro Lógica Digital e Álgebra ooleana Sistemas Lógicos 27/ Leandro Galvão D/UFM www.dcc.ufam.edu.br/~dcc_sl galvao@dcc.ufam.edu.br Portas LógicasL hips Digitais ásicos Álgebra ooleana Operação lógica
Leia maisCAPÍTULO 4 CIRCUITOS COMBINACIONAIS
CAPÍTULO 4 CIRCUITOS COMBINACIONAIS Soma de produtos e produto de somas Simplificação algébrica Mintermos e maxtermos Simplificação Algébrica Projeto de circuitos lógicos combinacionais Mapas de Karnaugh
Leia maisSistemas Digitais Universidade Católica do Salvador Professor Marco Antônio C. Câmara. Aula 03 Simplificação de Expressões Lógicas.
Sistemas Digitais Universidade Católica do Salvador Professor Marco Antônio C. Câmara Aula 03 Simplificação de Expressões Lógicas Roteiro da Aula : Nesta aula conheceremos os métodos mais utilizados para
Leia maisMapas de Karnaugh Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 2h/60h
Mapas de Karnaugh Prof. Rômulo Calado Pantaleão Camara Carga Horária: 2h/60h Mapas de Karnaugh O mapa de Veitch-Karnaugh, ou simplesmente mapa de Karnaugh, é uma tabela montada de forma a facilitar o processo
Leia maisPCS 3115 (PCS2215) Sistemas Digitais I. Módulo 05 Álgebra Booleana. Prof. Dr. Edison Spina. Sobre o material do Prof. Dr. Marcos A. Simplicio Jr.
PCS 35 (PCS225) Sistemas Digitais I Módulo 5 Álgebra Booleana Prof. Dr. Edison Sobre o material do Prof. Dr. Marcos A. Simplicio Jr. versão: 5 (Mar/28) Conceitos básicos Conteúdo Teoremas de variável Teoremas
Leia maisELETRÔNICA DIGITAL. Parte 5 Circuitos Combinacionais. Professor Dr. Michael Klug. 1 Prof. Michael
ELETRÔNICA DIGITAL Parte 5 Circuitos Combinacionais Professor Dr. Michael Klug 1 2 Qualquer circuito lógico, não importando a sua complexidade, pode ser descrito usando as três operações booleanas básicas
Leia maisA representação de sistemas digitais. Circuitos combinatórios. Equações algébricas. Tabelas de verdade. Organização: Formas básicas de representação:
ircuitos combinatórios Organização: ormas básicas de representação Síntese por mapas de Karnaugh Projectos com blocos SSI / MSI nálise e teste ircuitos combinatórios - representação de sistemas digitais
Leia maisCAPÍTULO 1 REVISÃO DE LÓGICA COMBINACIONAL
1 CAPÍTULO 1 REVISÃO DE LÓGICA COMBINACIONAL Sumário 1.1. Sistemas de Numeração... 3 1.1.1. Conversão Decimal Binária... 3 1.1.2. Conversão Binária Decimal... 3 1.1.3. Conversão Binária Hexadecimal...
Leia maisÍndice. 1.2 Sistemas Numéricos em uma Base B Qualquer
Índice 1. SISTEMAS NUMÉRICOS 1.1 Caracterização dos Sistemas Numéricos 1.2 Sistemas Numéricos em uma Base B Qualquer 1.2.1 Sistema de Numeração Decimal 1.2.2. Sistema de Numeração Binário 1.2.3 Sistema
Leia maisCircuitos Lógicos Combinacionais Capítulo 4
Circuitos Lógicos Combinacionais Capítulo 4 Os temas abordados nesse capítulo são: Conversão de expressões lógicas para expressões de soma-de-produtos. Projetos de circuitos lógicos simples. Álgebra booleana
Leia maisProf. Sérgio Rebelo. Curso Profissional Técnico de Eletrónica, Automação e Comando
Prof. Sérgio Rebelo Curso Profissional Técnico de Eletrónica, utomação e Comando Módulo I.I Circuitos Lógicos 2 Carga Horária: 25 horas Objetivos: Álgebra de oole e funções lógicas: Reconhecer o estado
Leia maisLaboratório 1 (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro
Laboratório (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro Verificação de equivalência de representações através de expressões booleanas, tabelas de verdade e esquemáticos. Contacto com
Leia maisSíntese de circuitos sequenciais síncronos(máquinas de estados finitos)
ESTV-ESI-Sistemas igitais-circuitos Sequenciais Síncronos (2) /2 Síntese de circuitos sequenciais síncronos(máquinas de estados finitos) O procedimento para o projecto (síntese) de um circuito sequencial
Leia maisComo todos os 1 s estão resolvidos pelos implicantes primos essenciais não é necessário considerar mais nenhum implicante primo.
Exame Sistemas igitais - MEE 8/9. [,5 val] onverta (justificando) o número () para: a) Hexadecimal b) ecimal c) {{{ = 5(6) 5 9 = + + + + + = 5 + 8+ 6 + 6 + + = 75 7 () 6 75 7 5 ( ) = {{{ ( ). [,5 val]
Leia maisEletrónica Digital. Fundamentos e Projeto. Acxcro MANUEL RAPOSO AMARAL. EDIÇÕES SíLABO
Eletrónica Digital Fundamentos e Projeto Acxcro MANUEL RAPOSO AMARAL EDIÇÕES SíLABO , Indice Prefácio 13 Capítulo 1 Introdução 1.1. Abstração digital 1.2. Processo de conversão de um sinal analógico para
Leia maisCIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação
CIRCUITOS DIGITAIS Circuitos Combinacionais e Técnicas de Simplificação Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta
Leia maisPCS 3115 (PCS2215) Conteúdo
-Mar-8 PCS 35 (PCS225) Sistemas Digitais I Módulo 5 Álgebra Booleana Prof. Dr. Marcos A. Simplicio Jr. versão: 3. (Jan/26) Conteúdo Conceitos básicos Teoremas de variável Teoremas de 2 variáveis Teoremas
Leia maisa)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).
Exame 1 Sistemas Digitais - LETI/LEE 2016-17 1 1. Dado f A, B, C = AB + BC. BC a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar). b)[1 val] Simplifique f
Leia maisPontifícia Universidade Católica do Rio Grande do Sul Faculdade de Engenharia Lógica Computacional Aplicada. Prof. Dr. Fabian Vargas.
Índice Operações Aritméticas Básicas 1. Introdução 1.1. Notação em Complemento de 2 1.2. Overflow 2. Operação de Adição 3. Operação de Subtração 4. Operação de Multiplicação 5. Operação de Divisão Álgebra
Leia maisUniversidade do Porto Faculdade de Engenharia
! " # $ % & Universidade do Porto Faculdade de Engenharia? @ @ E F G H I J K G @ I L E G M E N @ O P M H Q F E O M G R Sistemas igitais (999/2000) ª chamada - 4/Junho/2000 uração: 2h 30m, sem consulta.
Leia maisPORTAS NOR e NAND OR - AND - NOT. Considerando as entradas A e B, teremos na saída a complementação ou negação das mesmas.
PORTAS NOR e NAND As portas NOR e NAND são obtidas a partir da complementação das funções OR e AND. Podemos então dizer que o operador booleano lógico NOR é a negação do operador booleano OR enquanto que
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
Leia maisSISTEMAS DIGITAIS. 2- Considere a seguinte tabela de verdades: 1/10 1ª chamada /
SISTEMAS DIGITAIS Licenciatura em Engenharia Eletrotécnica Licenciatura em Engenharia Informática Exame (1ª Chamada) 24 de janeiro de 2019 Apenas é permitido ter em cima da mesa de exame os enunciados
Leia maisLicenciatura em Engenharia Informática e de Computação. Electrónica Digital (2000/2001) CORRECÇÃO
Licenciatura em Engenharia Informática e de omputação Electrónica igital (2/2) ª chamada - 6/Janeiro/2 ORREÇÃO uração: 2 horas, sem consulta. ntes de começar, tenha em atenção as seguintes recomendações:
Leia maisUNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I
UNIVERSIAE E AVEIRO EPARTAMENTO E ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I Nome: Nº mec. I. [5 valores] Para cada questão proposta existem quatro
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEE Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 10: Título: Sumário: ircuitos combinatórios: somadores, subtractores e comparadores Somadores, subtractores e comparadores.
Leia mais364 SISTEMAS DIGITAIS
364 SISTEMAS DIGITAIS APLICAÇÕES EM SISTEMAS DIGITAIS Nesta seção de aplicações em sistemas digitais, começamos a trabalhar com um sistema de controle de semáforo de trânsito. Estabelecemos aqui os requisitos
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
Leia maisSISTEMAS DIGITAIS MEFT/MEAer de Maio de 2017, 19:00
SISTEMS DIGITIS MEFT/MEer 6-7 de Maio de 7, 9: ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 8 perguntas, distribuídas em páginas. iii. Existem variações
Leia maisSistemas Digitais Ficha Prática Nº Uniformização de circuitos com pontas NAND e NOR
Sistemas Digitais Ficha Prática Nº 2 Uniformização de circuitos com portas NAND e NOR Simplificação de funções com mapas de Karnaugh Desenho de circuitos digitais Implementação de funções lógicas na forma
Leia maisAluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.
Exame Sistemas Digitais - MEEC 28/9. [ val] Considere a seguinte função booleana, em que A é a variável de maior peso: f ( A, B, C, D, E) = m( 2,4,6,7,,5,6,9, 25,27,28,29 ) + m d (,3,5,8,9,,4,2,24,26,3
Leia maisMinimização de Expressões Método de Karnaugh
Minimização de Expressões Método de Karnaugh Conceitos básicos Método de Karnaugh Mapas de Karnaugh de três variáveis 2 1 A minimização de uma expressão lógica é um processo que, para uma função, permita
Leia maisUniversidade Federal do ABC
Universidade Federal do ABC Eletrônica Digital Aula 2: Portas Lógicas Básicas Tocci, Sistemas Digitais, Cap. 3. https://sites.google.com/site/en2605edigital/edigital Prof. Rodrigo Reina Muñoz rodrigo.munoz@ufabc.edu.br
Leia mais4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.
Eletrônica Digital Lista de Exercícios 1. Preencha a tabela abaixo para cada uma das funções indicadas. x 2 x 1 x 0 x 2 x 1 x 2 +x 1 x 2 x 1 x 2 x 1 + x 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1
Leia maisINSTITUTO FEDERAL DE. BAHIA Campus Santo Amaro. Curso de Eletromecânica. Eletrônica Digital. Prof.: Elvio Prado da Silva
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA BAHIA Campus Santo Amaro Curso de Eletromecânica Introdução a: Eletrônica Digital Prof.: Elvio Prado da Silva 27 de abril de 2012 4 a Edição Sumário
Leia maisOBTENÇÃO DE IMPLICANTES PRIMOS PARA FUNÇÕES BOOLEANAS ATRAVÉS DA OPERAÇÃO DE CONSENSO
OBTENÇÃO DE IMPLICANTES PRIMOS PARA FUNÇÕES BOOLEANAS ATRAVÉS DA OPERAÇÃO DE CONSENSO Alexandre César Rodrigues da Silva 1, Ivanil Sebastião Bonatti 2 e Cláudio Kitano 3 Resumo No desenvolvimento de projetos
Leia maisEletrônica Digital Lista de Exercícios
Eletrônica Digital Lista de Exercícios 1. Preencha a tabela abaixo para cada uma das funções indicadas. x 2 x 1 x 0 x 2 x 1 x 2 +x 1 x 2 x 1 x 2 x 1 + x 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1
Leia mais3. Portas Lógicas. Objetivos. Objetivos. Introdução. Circuitos Digitais 31/08/2014
Objetivos 3. Portas Lógicas Descrever a operação do inversor, da porta AND e da porta OR Descrever a operação da porta NAND e da porta NOR Expressar a operação da função NOT e das portas AND, OR, NAND
Leia maisCD AB Exame Sistemas Digitais - MEEC 2011/12 1
Exame Sistemas Digitais - MEE /. [ val] onsidere a função lógica ( ). a) Escreva a tabela de verdade da função. b) presente o Mapa de Karnaugh para esta função. c) Indique quais os implicados primos essenciais
Leia maisTeste 1 Sistemas Digitais - MEEC 2006/7 1. Grupo I
Teste Sistemas igitais - M 6/7 Grupo I. onsidere o circuito da figura ao lado, que realiza a função lógica. a) [ val] É possível realizar este circuito apenas com portas lógicas? Justifique. É possível.
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia eroespacial Licenciatura em Engenharia Electrotécnica e de omputadores Sistemas Digitais Exame de ª Época 8 de Junho de 4 ntes de começar o exame leia
Leia maisLaboratório 1 RELATÓRIO. Identificação dos Alunos: Nome:Gonçalo Santos Número: Nome:Bernardo Bastos Número: 84012
Laboratório 1 RELATÓRIO Identificação dos Alunos: Nome:Gonçalo Santos Número:84070 Nome:Bernardo Bastos Número: 84012 Turno de Laboratório: SD4517L05 Grupo: 73 Sala do Laboratório: LSD1 Hora: 12:30-14:00
Leia maisEXPESSÕES BOOLEANAS E MAPAS DE KARNAUGH (Kmaps) AULA 05 Arquitetura de Computadores Gil Eduardo de Andrade
EXPESSÕES BOOLEANAS E MAPAS DE KARNAUGH (Kmaps) AULA 05 Arquitetura de Computadores Gil Eduardo de Andrade O conteúdo deste documento é baseado no livro Princípios Básicos de Arquitetura e Organização
Leia maisDisciplina: Eletrônica Digital Aluno: Nº: Código: EL52M Turma: Prof: Gustavo B. Borba Código: Data: / /
Ministério da Educação Centro Federal de Educação Tecnológica do Paraná Departamento Acadêmico de Eletrônica DAELN Curso Superior de Tecnologia em Mecatrônica Disciplina: Eletrônica Digital Aluno: Nº:
Leia maisSISTEMAS DIGITAIS MEFT / MEAer de Abril de 2013, 19:00
Antes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 8 perguntas, distribuídas em páginas. iii. Existem 4 variações distintas do teste: A,, C e D. iv. O
Leia maisAnálise e Projeto de Circuitos Combinacionais e Sequenciais
Análise e Projeto de Circuitos Combinacionais e Sequenciais Referência bibliográfica: - Digital Design: Principles and Practices - Wakerly - Elementos de Eletrônica Digital Idoeta e Capuano - Introduction
Leia maisArquitetura e Organização de Computadores. Álgebra Booleana
Arquitetura e Organização de Computadores Álgebra Booleana 1 Histórico e Propriedades Formalizada por George Boole em 1854 Usada por Shannon em 1938 para provar propriedades de circuitos de chaveamento
Leia maisSistemas Digitais I LESI :: 2º ano
Sistemas Digitais I LESI :: 2º ano - Álgebra António Joaquim Esteves João Miguel Fernandes www.di.uminho.pt/~aje Bibliografia: secções 3. e 4., DDPP, Wakerly DEP. DE INFORMÁTICA ESCOLA DE ENGENHARIA UNIVERSIDADE
Leia maisSISTEMAS DIGITAIS MEEC / LEIC-A de Novembro de 2012, 19:30
ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 8 perguntas, distribuídas em páginas. iii. Existem variações distintas do teste:,, C e D. iv. O teste
Leia maisPCS 3115 Sistemas Digitais I Análise e Síntese de Circuitos Combinatórios Prof. Dr. Marcos A. Simplicio Jr.
PCS 3115 Sistemas Digitais I Análise e Síntese de Circuitos Combinatórios Prof. Dr. Marcos A. Simplicio Jr. Adapatdo por Glauber De Bona (2018) O que vimos até agora Sistemas de numeração posicionais,
Leia maisSISTEMAS DIGITAIS MEEC de Novembro de 2013, 20:00
SISTEMS DIGITIS - de Novembro de, : ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 7 perguntas, distribuídas em páginas. iii. Existem variações distintas
Leia maisFigura 1 - Display de 7 segmentos
Lista de exercicio para revisão Um display de 7 segmentos é um dispositivo eletrônico composto por sete led s com formato de segmento, posicionados de modo a possibilitar a formação de um algarismo decimal
Leia maisÁlgebra Booleana. UNIVERSIDADE DA BEIRA INTERIOR Faculdade de Engenharia Departamento de Informática
Arquitectura de Computadores I Engenharia Informática (11537) Tecnologias e Sistemas de Informação (6616) Álgebra Booleana Nuno Pombo / Miguel Neto Arquitectura Computadores I 2014/2015 1 Nas primeiras
Leia maisSISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS SÍNCRONOS
IRUITOS SEQUENIIS SÍNRONOS Setembro de IRUITOS SEQUENIIS SÍNRONOS - 2 SUMÁRIO: IRUITOS E MOORE E MELY RTERIZÇÃO ESPEIFIÇÃO SÍNTESE ONVERSÃO EEMPLOS PROJETOS LTERNTIVOS FLIP-FLOP / ESTO UTILIZÇÃO E ONTORES
Leia maisTeste 1 Sistemas Digitais - MEEC 2009/10 1
Teste Sistemas Digitais - MEEC 9/. a) [ val] Converta para base o número hexadecimal (base 6) 86. Justifique. b) [ val] Converta para base o número binário. Justifique. {{{{ 8 6 6 8 = 58. [ val] Considere
Leia maisSIMPLIFICAÇÃO GRÁFICA DE EXPRESSÕES BOOLEANAS Minitermos e Maxitermos
SIMPLIFICAÇÃO GRÁFICA DE EXPRESSÕES BOOLEANAS Minitermos e Maxitermos Além da simplificação algébrica, existe outra forma bem mais prática, que é a simplificação gráfica, através dos mapas de Veitch-Karnaugh,
Leia maisPROGRAMA DA DISCIPLINA
VIGÊNCIA: 2002/1-2019/1 PROGRAMA DA DISCIPLINA DISCIPLINA: CIRCUITOS DIGITAIS CODCRED CARGA HORÁRIA MÓDULO 4452B-04 60 30 EMENTA: Descrições em nível lógico de abstração. Circuitos combinacionais e seqüenciais.
Leia maisab c x x 1
6. Otimizações e Tradeoffs - págs. 313 a 335. Exemplo 6.7: Minimização do tamanho de uma lógica de dois níveis com termos irrelevantes no mapa K. Minimizar o mapa K a seguir. ab 00 c 0 0 1 x 1 1 0 0 x
Leia maisSISTEMAS DIGITAIS MEEC de Janeiro de 2016, 11:30
SISTEMS DIGITIS 5-6 8 de Janeiro de 6, : EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla perguntas, distribuídas por páginas, e tem a duração de hm. ii. prova é sem consulta.
Leia maisSimplificação de Circuitos
Simplificação de Circuitos Nikolas Libert ula 5 Eletrônica Digital ET52C Tecnologia em utomação Industrial Diagrama de Veitch-Karnaugh Diagrama de Veitch-Karnaugh. Um diagrama ou mapa de Veitch-Karnaugh
Leia maisUniversidade do Porto Faculdade de Engenharia
Sistemas igitais, 2ª chamada - 5/Jul/2000 (Prova ) Página 1 Universidade do Porto Faculdade de Engenharia Sistemas igitais (1999/2000) 2ª chamada - 5/Julho/2000 uração: 2h 30m, sem consulta. ntes de iniciar
Leia maisAula 7: Portas Lógicas: AND, OR, NOT, XOR, NAND e NOR
Aula 7: Portas Lógicas: AND, OR, NOT, XOR, NAND e NOR Conforme discutido na última aula, cada operação lógica possui sua própria tabela verdade. A seguir será apresentado o conjunto básico de portas lógicas
Leia mais