CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

Transcrição

1 CIRCUITOS DIGITAIS Circuitos Combinacionais e Técnicas de Simplificação Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau

2 O que será visto nesta aula Circuito Gerador e Verificador de Paridade Mapa de Karnaugh 2

3 Circuito Gerador e Verificador de Paridade O ruído elétrico pode causar erros durante de informação digital. a transmissão Muitos sistemas digitais empregam métodos para detecção de erros e, por vezes, para a correção. Um dos sistemas mais simples e mais utilizados para detecção de erros é o Método de Paridade. 3

4 Circuito Gerador e Verificador de Paridade O método de paridade de detecção de erros requer a adição de um bit extra para um grupo de bits. Chamado bit de paridade, ele pode ser um 0 ou 1, dependendo do número de 1s no grupo de código. Existem dois métodos de paridade: pares e ímpares. O transmissor e o receptor devem "concordar" sobre o tipo de verificação de paridade utilizado. O método de paridade PAR é o mais utilizado. 4

5 Circuito Gerador e Verificador de Paridade Método de paridade PAR o número total de bits em um grupo, incluindo o bit de paridade, deve ser um número par. Exemplo: o grupo binário exigiria a adição de um bit de paridade 1, tornando o grupo

6 Circuito Gerador e Verificador de Paridade Circuitos geradores e verificadores de paridade podem ser facilmente construídos com XOR: 6

7 Exercício Projete os circuitos gerador e verificador de paridade ÍMPAR para palavras de 8 bits utilizando somente portas XOR/XNOR. Projete o circuito gerador de paridade PAR para um grupo de 4 bits. Apresente a solução simplificada. 7

8 Mapa de Karnaugh O mapa de Karnaugh (mapa K) é um método gráfico para simplificação decircuitos a partir detabelas-verdade. O mapa K pode ser usado para produzir a expressão na forma de soma-de-produtos mais simples possível. Pode ser usado teoricamente para qualquer número de variáveis de entrada, mas, para visualização, limita-se a 5. O mapa K, assim como a tabela-verdade, é um meio de representar as entradas e saídas de uma expressão lógica. Exemplo de mapa k de duas variáveis 8

9 Mapa de Karnaugh Mapa K de 3 variáveis: 8 células Mapa K de 4 variáveis: 16 células Células adjacentes Células indicadas pela setas: diferem uma da outra em apenas uma variável 9

10 Exemplo Mapa k de 4 variáveis Uma expressão na forma de soma-de-produtos pode ser obtida observando-se as células que contém um. Cada uma dessas células forma um termo produto. 10

11 Mapa k - Simplificação A expressão na forma soma de produtos representada no mapa k pode ser simplificada combinando-se células adjacentes. Agrupamento de pares: 11

12 Agrupamento de quartetos: Mapa k - Simplificação 12

13 Agrupamento de octetos: Mapa k - Simplificação 13

14 Algoritmo para simplificação através de mapa K 1. Construa o mapa K através da tabela-verdade ou da expressão no formato de soma-de-produtos. 2. Encontre os 1s que não são adjacentes a quaisquer outros 1s (1s isolados). 3. Agrupe os 1s que estão em pares. 4. Agrupe os 1s em octetos, mesmo que já tenham sido agrupados. 5. Agrupe os quartetos com um ou mais 1s e que ainda não estejam em grupos. 6. Escreva a expressão lógica simplificada na forma de somade-produtos: operação OR entre todos os termos produto gerado por cada grupo. 14

15 Exemplos de simplificações através de mapa K 15

16 Exemplos de simplificações através de mapa K 16

17 Exemplos de simplificações através de mapa K Use um mapa K para simplificar y = C(ABD+D) + ABC + D 1. Multiplique o primeiro termo para obter a expressão na forma de soma-de-produtos: y = ABCD + CD + ABC + D 2. Construa o mapa K: 3. Realize os agrupamentos: 4. Escreva a expressão simplificada: y = C + D + AB 17

18 Condições de Irrelevância (don t-care) Alguns circuitos lógicos podem ser projetados levando em conta que para alguns valores de entrada não existem saídas especificadas. Em geral, essas condições de entrada nunca ocorrerão. Nesse caso, as células com valor don t-care assumem o valor 0 ou 1, de modo a gerar a expressão mais simples 18

19 Exercício Construa um circuito lógico que controle a porta de um elevador de um prédio de três andares. O circuito que controla a porta do elevador possui quatro entradas: M, F1, F2, F3 e F4. M indica se o elevador está parado (M=0) ou se movendo (M=1). F1, F2, F3 são, respectivamente, indicadores do, 1º, 2º e 3º andar. FX assume valor alto quando o elevador está posicionado no andar X, e valor baixo caso contrário. Projete o circuito lógico simplificado que implemente essa lógica (Exemplo 4.15, pág. 120, Tocci). 19

20 Resposta Exercício 20

21 Exercícios Livro Floyd, pág. 255, Seção 4.9 Minimização de Soma-de- Produtos Usando o Mapa de Karnaugh 21

22 Exercícios Livro Floyd, pág. 255, Seção 4.9 Minimização de Soma-de- Produtos Usando o Mapa de Karnaugh 22

23 Exercícios Exercícios recomendados do Tocci 11ª Ed

24 Referências FLOYD, Thomas. Sistemas digitais: fundamentos e aplicações. 9ª edição. Porto Alegre, RS: Bookman, TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Sistemas digitais: princípios e aplicações. 11ª edição. São Paulo, SP: Pearson/Prentice Hall,