UNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I

Tamanho: px

Começar a partir da página:

Download "UNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I"

Neusa Ramires Teves
6 Há anos
Visualizações:

1 UNIVERSIAE E AVEIRO EPARTAMENTO E ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I Nome: Nº mec. I. [5 valores] Para cada questão proposta existem quatro alternativas de resposta, das quais apenas uma é correcta. eve assinalar uma só resposta, marcando x na célula correspondente da tabela ao lado. No caso de se enganar, pode corrigir a resposta assinalada desenhando um círculo a cheio sobre o x. Cada questão errada (ou de resposta ambígua) desconta 1/3 da cotação que lhe estiver atribuída. Cada questão não respondida vale 0. questão cot. a b c d A representação em complemento para 2 com 8 bits do número é: a) c) b) d) nenhuma das anteriores ab a 2. O mapa de Karnaugh 1 descreve uma função booleana cuja cd expressão pode ser: 00 a) a b + a d + a b d c) a b + a d 0 b) a b + b d d) nenhuma das anteriores 1 c d 3. Analise a função f ( a, c, d) especificada no mapa de Karnaugh 2. [Nota: SOP= soma de produtos ; POS= produto de somas ]. a) A SOP mínima tem o mesmo número de termos que o POS mínimo b) A SOP mínima tem menos termos que o POS mínimo c) A SOP mínima tem menos literais que o POS mínimo d) Nenhuma das opções anteriores está correcta b Mapa de Karnaugh 1 a ab cd c b Mapa de Karnaugh 2 d 4. O número de implicantes primos essenciais da função do mapa de Karnaugh 2 é: a) 0 c) 8 b) 4 d) nenhum dos anteriores

2 5. A função f ( x, y) = ( x y) ( x y) é idêntica a a) 1 c) x y b) 0 d) nenhuma das anteriores 6. A 2ª forma canónica (produto de somas) da função f ( a, c) = ( a + b) b + c) é: a) ( c) ( b) ( d) nenhuma das anteriores 7. O número de funções booleanas de n variáveis é: a) 2 n x 2 n b) 2 n n 2 c) 2 d) nenhuma das opções anteriores 8. A expressão da saída Y de um multiplexador de 2 para 1 é: a) 0. c) b) d) diferente das hipóteses anteriores 9. O número de flip-flops do tipo JK necessários para implementar uma máquina de estados com 12 estados é: a) 4 c) 12 b) 6 d) nenhum dos anteriores 10. A tabela de excitação de um flip-flop do tipo é: a) + b) + c) X X d) nenhuma das anteriores II. [1 valor] Calcule o resultado das operações seguintes: a) b) A III. [1 valor] etermine com a ajuda do método de Karnaugh a forma mais simples em soma de produtos da função f ( a, c, d) = M (2,4,6,10,11,14 ).

3 IV. [1 valor] etermine a 1ª forma canónica (soma de produtos) da função f(a,c,d) implementada na figura ao lado com um multiplexer 2:1. +5V A EN B F C 1 0 V. [1 valor] Escreva a função, definida pela tabela de verdade ao lado, utilizando apenas operadores NOR. Assuma que todas as variáveis estão disponíveis também na forma complementada. a b c f VI. [1 valor] Ilustre como implementar a função definida pela tabela de verdade ao lado com um multiplexer 4:1, constantes 0 e 1 e portas NOT. S1 S a b c f VII. [4 valores] A figura ao lado representa um circuito detector de números primos. A saída PRIME deve ser activada sempre que o valor binário correspondente a for um número primo (2,3,5,7). a) Apresente a tabela de verdade do circuito. PrimeComb PRIME

4 b) eduza a equação lógica de PRIME em função de 2, 1 e 0. c) esenhe o esquema deste bloco usando apenas portas AN, OR e NOT. d) Com base no circuito detector de primos de 3 bits construído acima e em lógica adicional, projecte um detector de primos com entrada de 4 bits. ica: apenas terá de acrescentar a detecção dos valores 11 e 13. VIII. [2.5 valores] Analise o circuito seguinte e desenhe o seu diagrama de estados reset

5 IX. [3.5 valores] Considere um circuito cujas saídas L2 L1 L0 percorrem o padrão sempre que a entrada EN estiver activa. uando EN está inactivo as saídas mantém-se a zero. Todas as transições são sincronizadas pela passagem de 0 para 1 do sinal CLK a) esenhe o diagrama de estados do circuito Piscair EN CLK L2 L1 L0 b) esenhe a tabela de estados do circuito c) eduza as equações da lógica de saída d) Considerando a utilização de Flip-Flops JK, deduza as equações dos sinais de excitação e) esenhe o circuito utilizando Flip-Flops JK e portas lógicas simples

Documentos relacionados

A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D

A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D luno nº: Nome: LEI-T, LER, LEE Sistemas igitais 2º Exame - 9 de Fevereiro de 212 uração: 2h3. Identifique todas as folhas. Responda a cada pergunta no quadrado à direita ou deixe em branco. ada resposta