SERVIÇO NACIONAL DE APRENDIZAGEM INDUSTRIAL Escola de Educação Profissional Senai Plínio Gilberto Kröeff CADERNO DE EXERCÍCIOS DE ELETRÔNICA DIGITAL

Transcrição

1 SERVIÇO NACIONAL DE AENDIZAGEM INDUSTRIAL Escola de Educação Profissional Senai Plínio Gilberto röeff CADERNO DE EXERCÍCIOS DE ELETRÔNICA DIGITAL Professor: Carlos Ricardo dos Santos Barbosa Unidade Curricular: Manutenção Eletrônica Curso: Técnico em Eletrônica São Leopoldo 2010

2 1- Execute as conversões de bases numéricas: = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = =

3 = = = = = = = = = = = = = = = = = FD 16 = F 16 = E 16 = F0CA 16 = A9 16 = E0 16 = BC 16 = = AB 16 = BDE 16 = D3F 16 = B8C 16 = F 16 = FD 16 = F1CD 16 = CA 16 = DEF 16 = E5D 16 = =

4 2- Apresente o complemento de dois dos seguintes números binário: a) = b) 1001 = c) = d) = e) 1010 = f) 0010 = g) = h) = i) = j) = k) = l) = m) = n) = 3- Efetue as operações no sistema binário: a) = b) = c) = d) = e) = f) = g) = h) = i) = j) = k) = l) = m) = n) = o) = p) =

5 4- Apresente a tabela verdade e a expressão lógica dos circuitos abaixo: A- B- C- D- E-

6 F- G- H- I-

7 5- Determine a expressão booleana, que executa cada tabela: A) A B s E) A B C s B) A B s F) A B C D s C) A B s D) A B C s

8 6- Desenhe o circuito que executa as expressões abaixo: a) b) c) d) e) f) g)

9 7- Simplifique as expressões booleanas, apresentadas a seguir: a) b) c) d) e) f) g) h) i) j) k) l) m) n) o) p)

10 8- Minimize as expressões pelo método de arnaugh: a) A B C S b) A B C S c) A B C S d) A B C S

11 e) A B C D S f) g) h) A B C D S

12 i) A B S j) A B C S

13 9) Para o FF RS abaixo, identifique as entradas R e S e desenhe as formas de onda nas saídas em função dos sinais aplicados. A A B B A = B = 10) Para o FF da figura abaixo, desenhe as formas de onda nas saídas em função dos sinais aplicados. S R C S R 11) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C

14 12) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C 13) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C

15 14) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C 15) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C

16 16) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C 17) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C

17 18) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C 19) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C

18 20) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. C 21) Para o FF da figura abaixo, desenhe a forma de onda na saída em função dos sinais aplicados. D C D

19 22) Para o circuito da figura abaixo, desenhe as formas de onda nas saídas 0 e 1 em função dos sinais aplicados. 0 1 D0 0 D1 1 C 0 1 C ) Para o circuito da figura abaixo, desenhe as formas de onda nas saídas 1 e 0 em função dos sinais aplicados. D D1 1 1 D0 0 0 C D 1 0 C 1 0

20 24) Para o circuito da figura abaixo, desenhe a forma de onda nas saídas em função dos sinais aplicados no clock e na entrada série. 25) Faça as ligações entre os flip-flop s para que se tenha um contador assíncrono decrescente. 26) Faça as ligações entre os flip-flop s para que se tenha um contador assíncrono crescente. 27) Projete um comparador de 2bits. Apresente a tabela verdade, a simplificação da expressão e o desenho do circuito.

21 28) Faça as ligações necessárias para que o circuito abaixo, seja capaz de contar mais que 09. Acrescente os componentes que julgar necessário, considere o display catodo comum.

22 29) Interligue os FF abaixo de modo a formar um contador de 0 a 13 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias. 30) Interligue os FF abaixo de modo a formar um contador de 0 a 14 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias. 31) Interligue os FF abaixo de modo a formar um contador decrescente de 15 a 6 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias.

23 32) Interligue os FF abaixo de modo a formar um contador decrescente de 9 a 0 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias. 33) Interligue os FF abaixo de modo a formar um contador de 0 a 25 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias. 34) Interligue os FF abaixo de modo a formar um contador de 5 a 19 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias.

24 35) Interligue os FF abaixo de modo a formar um contador de 3 a 7 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias. 36) Interligue os FF abaixo de modo a formar um contador de 6 a 11 com terminal de RESET, indicando as saídas e a entrada de clock. Acrescente as portas lógicas necessárias. 37) Interligue os FF abaixo de modo a formar um divisor de freqüência por 20. Indique a entrada e a saída do divisor. Acrescente as portas lógicas necessárias.