SISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS SÍNCRONOS
|
|
- Thalita Faria Brezinski
- 7 Há anos
- Visualizações:
Transcrição
1 IRUITOS SEQUENIIS SÍNRONOS Setembro de 4
2 IRUITOS SEQUENIIS SÍNRONOS - 2 SUMÁRIO: IRUITOS E MOORE E MELY RTERIZÇÃO ESPEIFIÇÃO SÍNTESE ONVERSÃO EEMPLOS PROJETOS LTERNTIVOS FLIP-FLOP / ESTO UTILIZÇÃO E ONTORES SIMPLIFIÇÃO E MÁQUINS E ESTOS Setembro de 4
3 IRUITOS SEQUENIIS SÍNRONOS - 3 IRUITOS E MOORE E MELY (RTERIZÇÃO) MOELO GERL Máquina Sequencial (Sincrona) Modelo Geral Entradas ctuais (x) * * *.. (ircuito ombinatório) * * * Saídas ctuais (z) Estado ctual (E) * * * Memória (Flip-Flops) * * * Estado Seguinte (ES) P Setembro de 4
4 IRUITOS SEQUENIIS SÍNRONOS - 4 IRUITOS E MOORE E MELY (RTERIZÇÃO) Modelo de Moore: ircuito no qual as saídas são função directa do estado. Entradas ctuais.. (Lógica de Est. Seguinte) (ES) Máquina de MOORE Memória (Flip-Flops) (E).. (Lógica de Saída) Saídas ctuais P Modelo de Mealy: ircuito no qual as saídas são função do estado e das entradas. Entradas ctuais.. (Lógica de Est. Seguinte) (ES) Memória (Flip-Flops) (E).. (Lógica de Saída) Saídas ctuais P Nota: Em geral, os circuitos de Moore apresentam uma maior simplicidade na geração das saídas, enquanto os circuitos de Mealy conduzem a um menor número de estados e à eventual redução do número de FFs necessários. Setembro de 4
5 IRUITOS SEQUENIIS SÍNRONOS - 5 MÁQUIN E MOORE (ESPEIFIÇÃO) Para análise da especificação e síntese de máquinas de estados segundo os modelos de Moore e de Mealy, utilizar-se-á um exemplo do projecto de um detector de sequência. Em particular, o projecto a realizar terá por objectivo determinar uma sequência de três s na entrada. iagrama de estados: ada estado é identificado através de um círculo com uma referência única e as saídas que lhe estão associadas (máquina de Moore). ada transição entre estados é descrita através de um vector ao qual está associado o valor das entradas que conduzem a essa transição. = = = = = = / / / / = = = OU =... = = = = = / / / / = = = Setembro de 4
6 IRUITOS SEQUENIIS SÍNRONOS - 6 MÁQUIN E MOORE (SÍNTESE) Tabelas de Transição de Estados e Tabelas de Excitação Por fim, a especificação da máquina de estados pode ainda ser realizada através da construção de uma tabela de transição de estados, onde se explicitam as saídas para cada estado (Moore) e os estados seguintes em função das várias entradas. = = = = = = / / / / = = = Estado Presente Saída Presente Estado Seguinte Z = = Setembro de 4
7 IRUITOS SEQUENIIS SÍNRONOS - 7 OIFIÇÃO E ESTOS Na síntese da máquina de estados é necessário substituir a representação simbólica dos estados por códigos binários codificação de estados. Se a máquina tem m estados, o código tem que ter pelo menos n bits, tal que m 2 n. Em geral, usa-se o número mínimo de bits necessário (corresponde ao número mínimo de flip-flops). No entanto, veremos adiante que a utilização de um número de bits de estado superior ao mínimo pode ser, nalguns casos, vantajosa. Por facilidade, as codificações mais utilizadas são as que correspondem à ordenação segundo o código binário ou segundo o código de Gray. No entanto, qualquer codificação que atribua códigos diferentes a estados diferentes conduz a implementações correctas. selecção do código mais apropriado para uma dada implementação (p.ex. o código que conduz ao circuito mais simples) não é trivial. Existem algoritmos mais ou menos complexos para tentar obter a melhor codificação, mas o seu estudo está fora do âmbito desta cadeira (uma heurística simples é, por exemplo, escolher o código de modo a minimizar as mudanças de bits em estados consecutivos da máquina). Setembro de 4
8 IRUITOS SEQUENIIS SÍNRONOS - 8 MÁQUIN E MOORE (SÍNTESE) pós a especificação da máquina pretendida o processo de síntese inicia-se com a atribuição de uma codificação aos estados e a selecção dos FFs a utilizar (conforme descrito na síntese de contadores). Estado Tabelas de Transição de Estados e Tabelas de Excitação (cont) Tabelas de odificação de Estados Q Q Estado Presente Estado Presente Saída Presente Q Q em (n) Z Saída Presente Z = Estado Seguinte = Estado Seguinte Q Q em (n+) = = Setembro de 4
9 IRUITOS SEQUENIIS SÍNRONOS - 9 MÁQUIN E MOORE (SÍNTESE OM FF JK) O processo de síntese prossegue com a determinação, através da construção de mapas de Karnaugh, das entradas dos FFs como função das entradas do circuito e do estado anterior. Q Q x Q Q x x x x x x x x x J K Q Q x Q Q x x x x x x x x x J K Q Q Z Setembro de 4
10 IRUITOS SEQUENIIS SÍNRONOS - MÁQUIN E MOORE (IGRM LÓGIO OM FF JK) Por fim, obtém-se o seguinte diagrama lógico, correspondente ao detector de sequência pretendido: Z J Q J Q K K LK Sugestão: determine a frequência máxima com que este circuito funciona correctamente. Setembro de 4
11 IRUITOS SEQUENIIS SÍNRONOS - MÁQUIN E MOORE (IGRM TEMPORL) Na máquina de Moore a saída depende apenas do estado: a saída varia na sequência da mudança de estado, portanto muda na sequência da transição de relógio e mantém-se constante durante o resto do ciclo de relógio. LK Estado Z LK Z Z orrecto Setembro de 4
12 IRUITOS SEQUENIIS SÍNRONOS - 2 MÁQUIN E MOORE FF codificação Q Q Q Q Q Q odificação de Estados = Q + Q LK = Q + Q Z = Q Q Q Z Q Setembro de 4
13 IRUITOS SEQUENIIS SÍNRONOS - 3 MÁQUIN E MOORE FF codificação 2 Q Q Q Q Q Q odificação de Estados = = Q + Q ( Q + Q ) = Q Z = Q Q Q LK Z Q Setembro de 4
14 IRUITOS SEQUENIIS SÍNRONOS - 4 MÁQUIN E MELY (ESPEIFIÇÃO) Para o estudo das máquinas de Mealy considera-se, tal como no caso das máquinas de Moore, o projecto de um detector de sequência de três s na entrada. Neste caso o diagrama de estados altera-se de acordo com a filosofia da máquina de Mealy, ou seja, a saída deixa de estar exclusivamente dependente do estado e daí a sua representação surgir, habitualmente, nos vectores correspondentes às transições entre estados onde se reflecte, também, a influência das entradas nessas saídas. /Z / / / / / / onforme se pode observar, neste caso o comportamento do circuito pode ser modelado com um número de estados inferior ao modelo de Moore. ontudo, neste caso particular não há redução do número de FFs, apenas a existência de indiferenças suplementares nos mapas de Karnaugh que podem conduzir a uma maior simplificação da lógica associada à geração das entradas. Em contrapartida, a geração da saída será mais complexa. Setembro de 4
15 IRUITOS SEQUENIIS SÍNRONOS - 5 MÁQUIN E MELY (SÍNTESE) estrutura da tabela de transição de estados é alterada de modo a reflectir a diferente opção na geração das saídas. /Z / / / / / / Estado Presente Estado Seguinte e Saída Presente (Z) = / / / = / / / Setembro de 4
16 IRUITOS SEQUENIIS SÍNRONOS - 6 MÁQUIN E MELY (SÍNTESE) codificação de estados indicada, conduz a: Tabelas de odificação de Estados Estado Presente Estado Seguinte e Saída Presente (Z) = / / / = / / / Estado Q Q Estado Presente Estado Seguinte e Saída Presente (Z) Q Q = = / / / / / / Setembro de 4
17 IRUITOS SEQUENIIS SÍNRONOS - 7 MÁQUIN E MELY (SÍNTESE OM FF JK) onforme referido atrás, a geração das entradas é simplificada pela existência de indiferenças adicionais nos mapas de Karnaugh, enquanto o mapa para a geração das saídas é mais complexo devido à dependência das entradas. Q Q x Q Q x x x x x x x x x x x Q Q x J x x K Q Q x x x x J = Q K = J = Q K = x x x x x Z = Q J K Q Q x x Z x Setembro de 4
18 IRUITOS SEQUENIIS SÍNRONOS - 8 MÁQUIN E MELY (IGRM LÓGIO OM FF JK) Z J Q J Q K "" K LK Sugestão: determine a frequência máxima deste circuito e compare a solução obtida com o caso da máquina de Moore. Exemplo : etermine os diagramas de estado para um detector da sequência (com e sem sobreposição) para as máquinas de Moore e Mealy. Exemplo 2: etermine os diagramas de estado (Moore e Mealy) para um gerador de sequência onde se aguarda que a entrada seja para gerar a sequência. saída mantém-se a até a entrada ser, nesta situação recomeça-se o ciclo. Setembro de 4
19 IRUITOS SEQUENIIS SÍNRONOS - 9 MÁQUIN E MELY (IGRM TEMPORL) Na máquina de Mealy a saída pode ser directamente afectada por uma variação na entrada, mesmo que não haja mudança de estado. saída tenta antecipar o valor que só é, de facto, correcto imediatamente antes da transição de relógio. LK Estado Z Z orrecto Setembro de 4
20 IRUITOS SEQUENIIS SÍNRONOS - 2 MÁQUIN E MOORE VS. MÁQUIN E MELY s saídas em ambas as máquinas são equivalentes, mas não idênticas. máquina de Mealy antecipa as saídas, mas em contrapartida tem um comportamento mais complexo. LK Z Moore Z Mealy Setembro de 4
21 IRUITOS SEQUENIIS SÍNRONOS - 2 MÁQUIN E MELY FF codificação Q Q Q Q Q Q odificação de Estados = Q = LK + Q ( Q + Q ) = Q Q Z = Q Z Q Q Setembro de 4
22 IRUITOS SEQUENIIS SÍNRONOS - 22 MÁQUIN E MELY FF codificação 2 Q Q Q Q Q Q odificação de Estados = = Q Z = Q LK Q Z Q Setembro de 4
23 IRUITOS SEQUENIIS SÍNRONOS - 23 ONVERSÃO E MOORE PR MELY No modelo de Moore uma entrada define um caminho para um estado e só aí a saída sofre alteração, enquanto no modelo de Mealy a saída é alterada assim que a entrada varia. conversão de Moore para Mealy consiste, portanto, na antecipação das saídas do seguinte modo: i a i a / z a q j / z b q k / z a q j q k Setembro de 4
24 IRUITOS SEQUENIIS SÍNRONOS - 24 ONVERSÃO E MOORE PR MELY (cont.) Exemplo: / q 2 / q 2 / / q / q 3 / q / / q 3 / / / q 4 / q 4 Nota: a conversão descrita não minimiza o número de estados da máquina de Mealy, e.g., obtém-se um diagrama de Mealy com 4 em vez de 3 estados. solução é identificar os estados redundantes ou recorrer a um processo sistemático de simplificação (a estudar mais à frente). Setembro de 4
25 IRUITOS SEQUENIIS SÍNRONOS - 25 ONVERSÃO E MELY PR MOORE Neste caso, a existência de ramos com saídas diferentes no modelo de Mealy a convergirem para um mesmo estado obriga à inserção de novos estados para construir o diagrama de Moore. q 4 q 4 ' / z q 4 '' / z 2 i /z i /z 2 i /z i i 2 i q q 2 q 3 q / z q 3 / z q 2 / z i 3 /z i 2 /z i /z i 3 i i 2 Setembro de 4
26 IRUITOS SEQUENIIS SÍNRONOS - 26 ONVERSÃO E MELY PR MOORE (cont.) Exemplo: / ''/ '/ / / / / / / ''/ '/ Setembro de 4
27 IRUITOS SEQUENIIS SÍNRONOS - 27 EEMPLO Máquina de istribuição de Pastilhas (MP) Projecto de um controlador de uma máquina de distribuição de pastilhas: máquina entrega pastilha quando recebe 5 cêntimos em moedas; recebe moeda de cada vez; aceita moedas de 5 e de cêntimos; um sensor mecânico indica se foi recebida moeda de 5 cêntimos ou se foi recebida uma moeda de cêntimos; o circuito tem uma única saída que, quando activa, abre a gaveta e entrega a pastilha ao cliente; não é entregue troco se forem recebidas moedas a mais. m m5 clk reset ontrolador bre Setembro de 4
28 IRUITOS SEQUENIIS SÍNRONOS - 28 MP IGRM E ESTOS O controlador pode ser realizado com uma máquina de 4 estados: Reset Entradas: m5,m Saída: abre S estado inicial, não foi introduzida moeda. S/ S5 foram introduzidos 5 cêntimos. S foram introduzidos cêntimos (é indiferente se moeda de c ou 2 de 5c). S5/ S5 foram introduzidos 5 cêntimos (ou mais). saída é activada apenas quando é atingido o estado S5. S/, S5/ Setembro de 4
29 IRUITOS SEQUENIIS SÍNRONOS - 29 MP TEL E TRNSIÇÃO E ESTOS Estado ctual Q Q S S5 S S5 Entradas m5 m Estado Seguinte Q Q S S S5 S5 S5 S S S5 S5 S S S Saída RE Setembro de 4
30 IRUITOS SEQUENIIS SÍNRONOS - 3 MP PROJETO LÓGI OMINTÓRI Q Q m5 m K-mapa para m5 m Q Q + Q Q = Q m + Q Q m5 Q Q K-mapa para Saída bre = Q Q = Q m5 + Q Q m5 + Q Q m K-mapa para Setembro de 4
31 IRUITOS SEQUENIIS SÍNRONOS - 3 MP LOGIGRM O IRUITO m m5 clk reset R Q abre R Q Setembro de 4
32 IRUITOS SEQUENIIS SÍNRONOS - 32 EEMPLO omparador Série (MP) Pretende-se projectar um comparador série, que compara 2 números binários e. Os números são recebidos em série (bit a bit), com o bit de menor peso a ser recebido primeiro. clk reset omparador-série = > < Setembro de 4
33 IRUITOS SEQUENIIS SÍNRONOS - 33 MP IGRM E ESTOS Reset, Entradas:, Saídas: =, >, < O controlador pode ser realizado como uma máquina de Moore de 3 estados. IGUIS / MIOR / MENOR /,,,, Exemplo LK Estado IGUL IGUL IGUL MENOR MENOR MIOR MIOR MENOR MENOR MENOR = > < Setembro de 4
34 IRUITOS SEQUENIIS SÍNRONOS - 34 MP TEL E TRNSIÇÃO E ESTOS Estado ctual Entradas Estado Seguinte Saídas Q Q Q Q = > < IGUIS IGUIS MENOR MIOR IGUIS MENOR MENOR MENOR MIOR MENOR MIOR MIOR MENOR MIOR MIOR Setembro de 4
35 IRUITOS SEQUENIIS SÍNRONOS - 35 MP PROJETO LÓGI OMINTÓRI Q Q K-mapas para Saídas = Q + + Q Q Q ( = ) = Q Q K-mapa para Q Q Q Q ( > ) = Q = + Q + Q Q Q ( < ) = Q K-mapa para Setembro de 4
36 IRUITOS SEQUENIIS SÍNRONOS - 36 MP LOGIGRM O IRUITO LK RESET R Q < R Q > = Setembro de 4
37 IRUITOS SEQUENIIS SÍNRONOS - 37 MP2 IGRM E ESTOS Reset, / Entradas:, Saídas: =, >, < O controlador pode também ser realizado como uma máquina de Mealy de 3 estados. / / IGUIS / MIOR MENOR /,, /,, / Exemplo LK Estado IGUL IGUL IGUL MENOR MENOR MIOR MIOR MENOR MENOR MENOR = > < Setembro de 4
38 IRUITOS SEQUENIIS SÍNRONOS - 38 MP2 TEL E TRNSIÇÃO E ESTOS Estado ctual Entradas Estado Seguinte Saídas Q Q Q Q = > < IGUIS IGUIS MENOR MIOR IGUIS MENOR MENOR MENOR MIOR MENOR MIOR MIOR MENOR MIOR MIOR Setembro de 4
39 IRUITOS SEQUENIIS SÍNRONOS - 39 MP2 PROJETO LÓGI OMINTÓRI Q Q = Q + + Q Q Q Q Q ( = ) = Q Q = Q Q + Q Q ( ) Q Q ( > ) = Q + Q + Q Q = + Q + Q ( < ) = + Q Q + Setembro de 4
40 IRUITOS SEQUENIIS SÍNRONOS - 4 MP2 LOGIGRM O IRUITO < Q LK R RESET R Q = > Setembro de 4
41 {< IRUITOS SEQUENIIS SÍNRONOS - 4 MP FORMS E ON Moore vs. Mealy LK Estado IGUL IGUL IGUL MENOR MENOR MIOR MIOR MENOR MENOR MENOR { Moore = > < = Mealy > Setembro de 4
42 IRUITOS SEQUENIIS SÍNRONOS - 42 PROJETOS LTERNTIVOS síntese de circuitos sequenciais síncronos foi abordada segundo o método clássico cujo objectivo é o de minimizar o número de flipflops do circuito. e seguida, apresenta-se-ão alguns métodos alternativos que, nalguns casos, podem ser mais vantajosos. No capítulo seguinte será abordada ainda a implementação de máquinas de estados com recurso a memórias. Setembro de 4
43 IRUITOS SEQUENIIS SÍNRONOS - 43 PROJETOS LTERNTIVOS ( FLIP-FLOP / ESTO) Uma metodologia de projecto alternativa consiste em utilizar um número de flip-flops igual ao número de estados e codificar os estados de modo a existir um e um só FF activo por estado ( One-hot enconding ). Neste caso, o projecto tem as seguintes características: ada estado corresponde à activação de e só um FF, e.g., (correcto) e (incorrecto). inicialização do circuito corresponde à activação do FF correspondente ao estado inicial e à desactivação de todos os outros, e.g., (para oito estados). O projecto fica bastante simplificado porque é possível obter as equações e/ou o diagrama lógico do circuito directamente a partir da especificação da máquina. (No entanto, o projecto pode ser realizado também segundo o procedimento habitual) Setembro de 4
44 IRUITOS SEQUENIIS SÍNRONOS - 44 UM FLIP-FLOP / ESTO Projecto segundo o procedimento habitual (sequência máq. Mealy): odificação de Estados Q Estado Presente Q Q Estado Seguinte e Saída Presente (Z) = / / / = / / / Q Q Q Q Q Q = Q Q Q Q Q Q = Q = Q Z = Q Veremos, no entanto, que o facto de estado ser directamente identificado pela existência de um no FF respectivo, permite uma derivação directa das equações/logigrama do circuito. Setembro de 4
45 IRUITOS SEQUENIIS SÍNRONOS - 45 UM FLIP-FLOP / ESTO No caso de FF por estado o diagrama lógico determina-se sem recurso a tabelas de estado ou a mapas de Karnaugh. determinação do diagrama lógico é, assim, conseguida através da implementação directa de sub-estruturas do diagrama de estados. () Transição Incondicional entre Estados: Estado Estado Estado Equações: SEQ _ H = Q = Q / Estado Estado Saída: Seq_H Estado Saída: Seq_L SEQ_H P SEQ_L Setembro de 4
46 IRUITOS SEQUENIIS SÍNRONOS - 46 UM FLIP-FLOP / ESTO (cont.) (2) Transição ondicional entre Estados: Estado Estado x? x? Seq_H Estado Estado Equações: SEQ _ H = = Q = Q Q x Estado & SEQ_H Estado & P Setembro de 4
47 IRUITOS SEQUENIIS SÍNRONOS - 47 UM FLIP-FLOP / ESTO (cont.) (3) onvergência de Ramos correspondentes a Transições entre Estados: Estado Estado Equação: = Q + Q Estado > P Setembro de 4
48 IRUITOS SEQUENIIS SÍNRONOS - 48 UM FLIP-FLOP / ESTO EEMPLO SEQ-MOORE = = = = = = / / / / = = = SEQ _ H Equações: = Q + Q = Q = Q = Q = Q + Q + Q + Q > P P & P & > & SEQ_H P & & & Nota: equação de pode ser trivialmente simplificada. omo? & & Setembro de 4
49 IRUITOS SEQUENIIS SÍNRONOS - 49 UM FLIP-FLOP / ESTO EEMPLO SEQ-MELY /Z / Estado Presente / / / / / Estado Seguinte e Saída Presente (Z) = / / / = / / / erivação directa das equações: Z = = Q = = = Q ( Q + Q + Q ) = Q Q + Q + Q + Q ompare com os resultados obtidos no slide 44. Setembro de 4
50 IRUITOS SEQUENIIS SÍNRONOS - 5 UM FLIP-FLOP / ESTO EEMPLO (ont.) No presente caso, devido ao reduzido número de estados a síntese clássica permite uma maior simplicidade na solução sem grande trabalho adicional ao nível da síntese. ontudo, este exemplo serve para evidenciar a facilidade com que se pode passa de um diagrama de estados directamente para um diagrama lógico. Nota: por simplicidade não se representam os sinais de preset e clear dos FFs que permitem impôr o estado inicial no circuito neste tipo de codificação é sempre necessário inicializar a máquina! (porquê?) Nota: em tecnologias em que o custo de um flip-flop é o mesmo de uma porta lógica básica, este tipo de codificação é muitas vezes o mais adequado, pois o acréscimo de FFs é compensado pela simplicidade do projecto e, algumas vezes, também por uma redução na lógica combinatória. Setembro de 4
51 IRUITOS SEQUENIIS SÍNRONOS - 5 PROJETOS LTERNTIVOS ONTORES Uma outra alternativa em termos de projecto corresponde à utilização de contadores integrados na implementação das máquinas de estados. Esta solução é especialmente útil no caso de existir um elevado número de transições incondicionais entre estados, o que reduz consideravelmente a necessidade de carregamento paralelo. este modo a utilização de contadores na implementação de máquinas de estado requer o projecto da: lógica combinatória que gera o sinal de carregamento paralelo lógica combinatória que gera as entradas de carregamento paralelo (estado seguinte quando há quebra de sequência) Setembro de 4
52 IRUITOS SEQUENIIS SÍNRONOS - 52 PROJETOS LTERNTIVOS ONTORES título de exemplo considerar-se-á o detector de sequência referido anteriormente, como forma de comparar as anteriores soluções, e o contador integrado 74LS63 (ver secção de contadores). LER_L LO_L OUNT_H EN_H EN2_H P 74LS63 TR IV 6 5T= M[Load] M2[ount] G3 G4 5/2,3,4+ 3T=5 2, 2 Q,5 [] Q [2] Q2 [4] 3 [8] Q3 Setembro de 4
53 IRUITOS SEQUENIIS SÍNRONOS - 53 PROJETOS LTERNTIVOS ONTORES EEMPLO: etector da sequência Naturalmente, este exemplo apenas requer a utilização de um contador de módulo 4 (4 estados Moore ou 3 estados Mealy). Tendo presente a sub-utilização do contador disponível, prossegue-se com a síntese das lógica combinatória. onsiderando a seguinte codificação de estados: =; =, =; = teremos a seguinte sequência de estados de contagem: Setembro de 4
54 IRUITOS SEQUENIIS SÍNRONOS - 54 PROJETOS LTERNTIVOS ONTORES EEMPLO (cont)... e os seguintes casos em que a máquina de estados quebra a sequência de contagem. E.. Entrada E.S. x= x= x= x= x= e seguida devem construir-se os mapas de Karnaugh com as 3 entradas (E.. e ) para as várias funções pretendidas (sinal de carregamento paralelo, duas entradas menos significativas do carregamento paralelo). Setembro de 4
55 IRUITOS SEQUENIIS SÍNRONOS - 55 PROJETOS LTERNTIVOS ONTORES EEMPLO (cont) ) Sinal de ctivação do arregamento Paralelo. QQ x LO_L = x. Q Q 2) eterminação da entrada. 3) eterminação da entrada. QQ x QQ x x x x x x x = x = x Setembro de 4
56 IRUITOS SEQUENIIS SÍNRONOS - 56 PROJETOS LTERNTIVOS ONTORES EEMPLO (cont): LO_L '' '' 74LS63 TR IV 6 5T= M[Load] M2[ount] G3 3T=5 Nota: para situações mais complexas faria sentido a utilização de um descodificador para detectar os estados que conduzem a carregamentos paralelos G4 P 5/2,3,4+, 2,5 [] Q & & Q [2] 2 [4] Q2 3 [8] Q3 Setembro de 4
57 IRUITOS SEQUENIIS SÍNRONOS - 57 SIMPLIFIÇÃO POR ELIMINÇÃO E ESTOS REUNNTES Embora as máquinas de Moore e Mealy sejam conceptualmente elementares a sua utilização na resolução de alguns problemas de controlo, mais complexos do que simples detectores de sequência, pode facilmente conduzir a um elevado número de estados e transições. este modo, pode tornar-se extremamente complexo obter a melhor solução directamente. omo é óbvio, a utilização de uma representação com o número mínimo de estados tem vantagens claras tanto na síntese, como na implementação. 2 estados são equivalentes se, para as mesmas entradas, transitam para os mesmos estados e têm as mesmas saídas: Estado Presente... P... Q... Estado Seguinte e Saída Presente (Z) =... R/... R/... =... S/... S/... Nota: s técnicas descritas são válidas tanto para Mealy como Moore e com um número arbitrário de estados, entradas e saídas. Setembro de 4
58 IRUITOS SEQUENIIS SÍNRONOS - 58 ELIMINÇÃO POR INSPEÇÃO Estado Presente E Estado Seguinte e Saída Presente (Z) = / / / / / = / / / / / Estado Presente E Estado Seguinte e Saída Presente (Z) = / / / / = / / / / Estado Presente Estado Seguinte e Saída Presente (Z) = / / / = / / / Setembro de 4
59 IRUITOS SEQUENIIS SÍNRONOS - 59 ELIMINÇÃO POR PRTIÇÃO No caso anterior, a existência de estados redundante era evidente pela explicitação de estados seguintes e saídas idênticas para diferentes estados presentes. No entanto, 2 estados são equivalentes se, para as mesmas entradas, transitam para estados equivalentes e têm as mesmas saídas. O método das partições permite identificar estados redundantes também quando os estados seguintes não sejam inicialmente os mesmos. Estado Presente Estado Seguinte e Saída Presente (Z) = = / / / E/ G/ E/ H/ F/ E F G H G/ G/ / H/ / / / / Estado Presente Estado Seguinte e Saída Presente (Z) = E G E E F 2 G H H G G H = F 2 Estado Presente Estado Seguinte e Saída Presente (Z) 3 E G E 3 E F 2 G H = H G G 3 H = F 2 Setembro de 4
60 IRUITOS SEQUENIIS SÍNRONOS - 6 ELIMINÇÃO POR PRTIÇÃO (cont.) Estado Presente Estado Seguinte e Saída Presente (Z) = H = 3 E G E 3 F 2 Estado Presente Estado Seguinte e Saída Presente (Z) = E G 4 E 3 H = F 2 Estado Presente 5 Estado Seguinte e Saída Presente (Z) = E 5 5 G 4 E 5 3 H = 5 F 2 E F 2 G H G G 3 H E F 2 G 4 H G 4 G 4 3 H E 5 F 2 G 4 H G 4 G 4 3 H Setembro de 4
61 IRUITOS SEQUENIIS SÍNRONOS - 6 ELIMINÇÃO POR PRTIÇÃO (cont.) Estado Presente E 5 5 G 4 E 5 3 E 5 F 2 G 4 H Estado Seguinte e Saída Presente (Z) = 4 H G 4 G 4 3 H = 5 F Equivalência de Estados a,,e b,g c d F e H Estado Presente a b c d e Estado Seguinte e Saída Presente (Z) = b/ c/ e/ b/ e/ = a/ a/ d/ a/ a/ Setembro de 4
62 IRUITOS SEQUENIIS SÍNRONOS - 62 ILIOGRFI [] M. Morris Mano, harles R. Kime, Logic and omputer esign Fundamentals, Prentice- Hall International, Inc. (apítulo 4, Secções 4.4 a 4.7) Setembro de 4
SISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS SÍNCRONOS
IRUITOS SEQUENIIS SÍNRONOS Setembro de IRUITOS SEQUENIIS SÍNRONOS - 2 SUMÁRIO: IRUITOS E MOORE E MELY RTERIZÇÃO ESPEIFIÇÃO SÍNTESE ONVERSÃO EEMPLOS PROJETOS LTERNTIVOS FLIP-FLOP / ESTO UTILIZÇÃO E ONTORES
Leia maisSISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS SÍNCRONOS
SISTEMS IGITIS CIRCUITOS SEQUENCIIS SÍNCRONOS H. Neto, N. Horta, J.P. Carvalho Novembro 2 CIRCUITOS SEQUENCIIS SÍNCRONOS - 2! SUMÁRIO:! CIRCUITOS E MOORE E MELY! CRCTERIZÇÃO! ESPECIFICÇÃO! SÍNTESE! EEMPLOS!
Leia maisSíntese de circuitos sequenciais síncronos(máquinas de estados finitos)
ESTV-ESI-Sistemas igitais-circuitos Sequenciais Síncronos (2) /2 Síntese de circuitos sequenciais síncronos(máquinas de estados finitos) O procedimento para o projecto (síntese) de um circuito sequencial
Leia maisCircuitos sequenciais síncronos
Circuitos sequenciais síncronos Considerações gerais Modelos de Mealy e de Moore Projecto de circuitos sequenciais síncronos Usando lógica discreta Usando ROMs 2 1 Um contador ou um registo como os que
Leia maisSistemas Digitais (SD)
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Projecto utilizando contadores Entradas Primárias CTR DIV 8 5CT=0 M1[Load] M2[Count] 3CT=7 G3 G4 C5/2,3,4+ 1,5D 1, 2D [1] [2] [4] 1 2 4 /Y 0 1 2
Leia maisSistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições Aula Anterior Na aula anterior: Contadores síncronos Contadores de módulo 2 n Projecto de contadores Frequência máxima de funcionamento
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 2.0 - Português Aula N o 17: Título: Sumário: Síntese de Circuitos Sequenciais: Definições Definição de circuito sequencial síncrono; Máquinas
Leia maisSistemas Digitais (SD)
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Minimização do Número de Estados S1 S2 S3 S4 S5 S6 S1-S3 S2-S4 S1-S5 S3-S5 S2-S6 S4-S6 S0 S1 S2 S3 S4 S5 Aula Anterior Na aula anterior: Definição
Leia maisCircuitos sequenciais síncronos
Circuitos sequenciais síncronos Considerações gerais Modelos de Mealy e de Moore Projecto de circuitos sequenciais síncronos Usando lógica discreta Usando ROMs 2 1 Um contador ou um registo como os que
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 2.0 - Português Aula N o 18: Título: Sumário: Síntese de Circuitos Sequenciais: Minimização do Número de Estados Especificação e projecto
Leia maisA) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D
luno nº: Nome: LEI-T, LER, LEE Sistemas igitais 2º Exame - 9 de Fevereiro de 212 uração: 2h3. Identifique todas as folhas. Responda a cada pergunta no quadrado à direita ou deixe em branco. ada resposta
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia eroespacial Licenciatura em Engenharia Electrotécnica e de omputadores Sistemas Digitais Exame de ª Época 8 de Junho de 4 ntes de começar o exame leia
Leia maisEletrônica Digital II
FACULDADE SANTO AGOSTINHO - FSA ENGENHARIA ELÉTRICA Eletrônica Digital II Prof. Fábio Leite, Esp Tópicos Procedimento de projeto de circuitos sequenciais Projeto com FFs tipo D Projeto com FFs tipo JK
Leia maisContadores ( Counters )
ontadores ( ounters ) ircuitos sequenciais que : não dependem de entradas externas (para além do relógio); seguem uma sequência de estados pré-definida (ciclo do contador = nº de estados). plicações ontagem
Leia maisSistemas Digitais. Módulo 14 Prof. Celso CIRCUITOS SEQÜÊNCIAIS
Módulo 4 Prof. Celso CIRCUITOS SEQÜÊNCIAIS s São estágios através dos quais um circuito seqüencial avança. Em cada estado o circuito armazena informação sobre sua história passada de modo que possa saber
Leia maisSÍNTESE DE SIST. SEQUENCIAIS SÍNCRONOS. Sel Sistemas Digitais Prof. Homero Schiabel
SÍNTESE DE SIST. SEQUENCIAIS SÍNCRONOS Sel 414 - Sistemas Digitais Prof. Homero Schiabel Síntese Sist. Síncronos Contagem = 0 Saídas: Z 1 = 0 Z 0 = 0 Contagem = 3 Saídas: Z 1 = 1 Z 0 = 1 A/00 D/11 Contagem
Leia maisSISTEMAS DIGITAIS II Enunciados de Laboratório
SISTEMAS DIGITAIS II Enunciados de Laboratório Prof. José Sousa 2003/2004 JS/04 0 Sumário Trabalho - Memórias RAM... 2 Trabalho 2 - Memórias EPROM... 3 Trabalho 3 - Circuitos Sequenciais Síncronos Realização
Leia maisSISTEMAS DIGITAIS CONTADORES
CONTADORES Setembro de 4 CONTADORES - 2 SUMÁRIO: CONTADORES SÍNCRONOS CONTADORES DE MÓDULO 2 N PROJECTO DE CONTADORES FREQUÊNCIA MÁIMA DE FUNCIONAMENTO SITUAÇÃO DE LOCKOUT SIMBOLOGIA CONTADOR EM ANEL CONTADOR
Leia maisTeste 3 Sistemas Digitais - MEEC 2006/7 1
Teste 3 Sistemas igitais - M 26/7. [2 val] onsidere o diagrama de estados seguinte, que descreve o comportamento de uma máquina de Mealy com entrada e saídas S e S. omplete a evolução do estados e das
Leia maisContador Síncrono Binário
Trabalho Prático n o 8 Análise e Síntese de Máquinas de Estados Síncronas Contador Síncrono Binário 1 Introdução Este trabalho tem como objectivo: introduzir o conceito de máquinas de estados (máquinas
Leia maisSistemas Digitais (SD) Contadores
Sistemas Digitais (SD) Contadores Aula Anterior Na aula anterior: Registos Registos simples Banco de registos Registos de deslocamento Registos multimodo 2 Planeamento SEMANA TEÓRICA TEÓRICA 2 PROBLEMAS/LABORATÓRIO
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia eroespacial Licenciatura em Engenharia Electrotécnica e de omputadores Sistemas Digitais Exame de 1ª Época 1 de Julho de 2003 ntes de começar o exame
Leia maisSistemas Digitais (SD) Máquinas de Estado Microprogramadas: Microprograma
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Microprograma Aula Anterior Na aula anterior: Projecto de máquinas de estados microprogramadas: Circuito de dados Circuito de controlo Implementação
Leia maisCircuitos sequenciais
Circuitos sequenciais Saídas dependem da sequência das entradas não basta uma tabela de verdade! Exemplo: controlo do nível de água num tanque: entrada de água electro-válvula ABRE sistema digital de controlo
Leia maisEmpréstimo Para o caso particular da presente operação, a partir do quarto bit, o
SISTEMAS DIGITAIS Licenciatura em Engenharia Electrotécnica Licenciatura em Engenharia Informática Exame (ª Chamada) 27 de Janeiro de 22 Antes de começar o exame leia atentamente as seguintes instruções:
Leia maisa)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).
Exame 1 Sistemas Digitais - LETI/LEE 2016-17 1 1. Dado f A, B, C = AB + BC. BC a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar). b)[1 val] Simplifique f
Leia maisCircuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v
CIRCUITOS SEQUENCIAIS ESTRUTURA GERAL Varáveis de entrada Variáveis de saída Variáveis de estado Circ. combinatório Memória Circuito Combinatório Memória Actual Seguinte CIRCUITOS SEQUENCIAIS Exemplo :
Leia maisAula 18. Máquina de Estados Parte 2. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira
Aula 8 Máquina de Estados Parte 2 SEL 44 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira Eemplo de Projetos Síntese de Circuitos Sequenciais Eemplo de Projeto: l Contador binário síncrono
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3. - Português Aula N o 7: Título: Sumário: Contadores Contadores síncronos (contadores de módulo 2n, projecto de contadores, frequência máxima
Leia maisCircuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v
CIRCUITOS SEQUENCIAIS ESTRUTURA GERAL Varáveis de entrada Variáveis de saída Variáveis de estado Circ. combinatório Memória Circuito Combinatório Memória Actual Seguinte CIRCUITOS SEQUENCIAIS Exemplo :
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 23: Título: Sumário: Máquinas de Estado Microprogramadas: Endereçamento Expĺıcito/Impĺıcito Projecto de máquinas
Leia maisELT601 Eletrônica Digital II
Graduação em Engenharia Eletrônica Universidadee Federal de Itajubá IESTI Máquinas de Estados Finitos de Paula Rodrigues Contexto Aplicações dos Flip-flops síncronos Armazenamento de dados Q Transferência
Leia maisSISTEMAS DIGITAIS. 2- Considere a seguinte tabela de verdades: 1/10 1ª chamada /
SISTEMAS DIGITAIS Licenciatura em Engenharia Eletrotécnica Licenciatura em Engenharia Informática Exame (1ª Chamada) 24 de janeiro de 2019 Apenas é permitido ter em cima da mesa de exame os enunciados
Leia maisAnálise de Circuitos Sequënciais Máquinas de Mealy e Moore
INF 8 Técnicas Digitais para Computação Análise de Circuitos Sequënciais Máquinas de Mealy e Moore Aula 23 Técnicas Digitais. Introdução circuito seqüencial síncrono reconhecido se contém flip-flops (ou
Leia maisNOME: TURMA
Sistemas igitais, 2ª chamada 25/Jan/200 (Prova) Página epartamento de Engenharia Electrotécnica e de omputadores Sistemas igitais (2000/200) orrecção 2ª chamada 25/Janeiro/200 uração: 2horas, sem consulta.
Leia maisSISTEMAS DIGITAIS MEMÓRIAS E CIRCUITOS DE LÓGICA PROGRAMÁVEL
MEMÓRIAS E CIRCUITOS DE LÓGICA PROGRAMÁVEL Setembro de 4 MEMÓRIAS - SUMÁRIO: MEMÓRIAS INTEGRADAS RAM ROM PROM EPROM LÓGICA PROGRAMÁVEL PLAs PALs FPGAs Setembro de 4 MEMÓRIAS - MEMÓRIAS Na sequência do
Leia maisInstituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.
Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 2ª Época - 13 de Julho de 2001 Antes de começar
Leia maisCD AB Exame Sistemas Digitais - MEEC 2011/12 1
Exame Sistemas Digitais - MEE /. [ val] onsidere a função lógica ( ). a) Escreva a tabela de verdade da função. b) presente o Mapa de Karnaugh para esta função. c) Indique quais os implicados primos essenciais
Leia maisInstituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Sistemas Digitais. 3º Teste 21 de Dezembro de 2005
Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais 3º Teste 21 de Dezembro de 25 Antes de iniciar o teste leia atentamente esta folha de rosto 1. Duração
Leia maisDivisão de Engenharia Eletrônica Laboratório de ELE-20
Versão original: Prof. Duarte Lopes de Oliveira Versão digital : TCel. Fábio Durante Prof. de Laboratório: Prof. Giovanni Fernandes Amaral Sala 183 IEEA gfamaral@ita.br Divisão de Engenharia Eletrônica
Leia maisCircuitos sequenciais síncronos Parte II
Circuitos sequenciais síncronos Parte II Diagramas de estado Conceitos básicos Concepção de diagramas de estado Comparação do comportamento dos modelos de Moore e de Mealy Construção de tabelas de estado
Leia maisCircuitos sequenciais síncronos
Circuitos sequenciais síncronos ESTV-ESI-Sistemas Digitais-Circuitos Sequenciais Síncronos / Os circuitos sequenciais síncronos, também designados por máquinas sequenciais síncronas ou máquinas de estados,
Leia mais(deve ser apresentados os bit de transporte sempre que aplicável). [1]
SISTEMAS DIGITAIS Licenciatura em Engenharia Electrotécnica Licenciatura em Engenharia Informática Exame (ª Chamada) 29 de Janeiro de 2 Antes de começar o exame leia atentamente as seguintes instruções:
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 4-T 2. Máquinas Sequenciais Síncronas. Modelos de Moore
Leia maisEELi02. Prof. Vinícius Valamiel https://sites.google.com/site/vvalamiel/
EELi02 Prof. Vinícius Valamiel vvalamiel@gmail.com https://sites.google.com/site/vvalamiel/ TABELAS DE TRANSIÇÃO DE ESTADOS Q a Q f J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 Q a Q f D 0 0 0 0 1 1 1 0 0 1 1 1
Leia maisExame 2 Sistemas Digitais - MEEC 2009/10 1
Exame Sistemas Digitais - MEEC 9/. [ val] Considere a seguinte função booleana, em que A é a variável de maior peso: f ( A B, C, D) = m(,4,8,9,,5 ) + m (, ), d Obtenha a expressão mínima na forma disjuntiva
Leia maisTrabalho Prático Nº 8
ESTV-ESI-Sistemas Digitais-Trabalho Prático Nº8 /7 Trabalho Prático Nº 8 Projecto de um controlador de semáforos V2 S2 V S S GY R S2 R2 Y2 G2 Especificações funcionais: Controlador de semáforos de um cruzamento
Leia maisExame de 1ª Época - 23 de Janeiro de Antes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Ciências Informáticas 6LVWHPDV'LJLWDLV Exame de 1ª Época
Leia maisSistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo Aula Anterior Na aula anterior: Memórias: Circuitos e tecnologias de memória: o RAM: Estática Dinâmica
Leia maisEXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data)
EXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data) I. Dado o seguinte mapa de Karnaugh: f(a,b,c,d) 0 0 1 1 C 0 1 1 0 D 0 0 1-0 - 0 1 1 1-0 1 1-0 1-1 0 1-0 1 A B a. (2,5 val) Simplifique de modo a obter
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia eroespacial Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de ª Época de Julho de 4 ntes de começar o exame leia
Leia maisFSM de Mealy. Exemplo:
Exemplo: FSM de Mealy o mesmo circuito anterior (detector de 1011) assunção: o valor de X muda logo após o a saída Y depende do estado actual e da entrada X INI INI S1 S1 S2 S3 S1 S1 S2 INI S1 S2 S3 X
Leia maisComo todos os 1 s estão resolvidos pelos implicantes primos essenciais não é necessário considerar mais nenhum implicante primo.
Exame Sistemas igitais - MEE 8/9. [,5 val] onverta (justificando) o número () para: a) Hexadecimal b) ecimal c) {{{ = 5(6) 5 9 = + + + + + = 5 + 8+ 6 + 6 + + = 75 7 () 6 75 7 5 ( ) = {{{ ( ). [,5 val]
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia eroespacial Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 2ª Época 7 de Julho de 23 ntes de começar o exame
Leia maisELETRÔNICA DIGITAL II
ELETRÔNICA DIGITAL II Parte 8 Máquina de Estados Professor Dr. Michael Klug 1 Lembrando Circuitos Combinacionais: o valor da saída no instante t depende apenas da combinação dos valores das entradas neste
Leia maisOs sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.
AULA 1 Introdução aos Sistemas Seqüenciais pg. 111 a 117 1. SISTEMAS COMBINACIONAIS Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória
Leia maisENGª DE ELECTRÓNICA E COMPUTADORES
ENGª DE ELECTRÓNICA E COMPUTADORES SISTEMAS DIGITAIS II Colectânea de Exercícios de Exame José Sousa 2-22 Sumário MEMÓRIAS 2 MÁQUINAS DE ESTADOS SÍNCRONAS 6 MÁQUINAS DE ESTADOS ASSÍNCRONAS OUTRAS REALIZAÇÕES
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 22: Título: Sumário: Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo Projecto de máquinas
Leia maisSistemas Digitais (1999/2000)
Sistemas Digitais, recurso - 26/Jul/2000 (Prova B) Página 1/6 Universidade do Porto Faculdade de Engenharia Sistemas Digitais (1999/2000) Recurso - 26/Julho/2000 Duração: 2h 30m, sem consulta. Antes de
Leia mais2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m
ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui 4 páginas. ii. O teste contempla as perguntas 5, 6, 7, 8, 9 e e tem a duração de h3m. iii. O exame contempla todas as
Leia maisTeste 2 Sistemas Digitais - MEEC 2009/10 1
Teste 2 Sistemas Digitais - MEEC 29/. [3 val] Considere o circuito da figura e as formas de onda indicadas. Esboce as formas de onda dos sinais X, Y e W, considerando X, Y e W inicialmente a e tendo em
Leia maisTeste 2 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº
Teste 2 Sistemas Digitais - MEEC 29/ luno Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.. [3 val] Considere o circuito da figura e as formas de
Leia mais2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m
ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui 4 páginas. ii. O teste contempla as perguntas 5, 6, 7, 8, 9 e e tem a duração de hm. iii. O exame contempla todas as
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 5-T 2. Máquinas Sequencias Síncronas: Codificação de
Leia maisTeste 2 Sistemas Digitais - MEEC 2011/12 1
Teste 2 Sistemas Digitais - MEEC 2011/12 1 1. [3 val] Considere o circuito da figura e os tempos de propagação indicados na tabela. a) Esboce as formas de onda indicadas para o circuito da figura. b) O
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Ciências Informáticas Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 2ª
Leia maisANÁLISE DE SIST. SEQUENCIAIS SÍNCRONOS. SEL Sistemas Digitais Prof. Homero Schiabel
ANÁLISE DE SIST SEQUENCIAIS SÍNCRONOS SEL 414 - Sistemas Digitais Prof Homero Schiabel MODELOS DE SISTEMAS SEQUENCIAIS Introdução Sequência de cintilação de um conjunto de lâmpadas: 1 2 3 4 5 Soar um alarme
Leia maisTeste 2 Sistemas Digitais - MEEC 2011/12 1. Aluno Nº
Teste 2 Sistemas Digitais - MEEC 2/2. [3 val] Considere o circuito da figura e os tempos de propagação indicados na tabela. a) Esboce as formas de onda indicadas para o circuito da figura. b) O circuito
Leia maisCircuitos Seqüenciais Sistemas Digitais
2 ircuitos Seqüenciais Sistemas igitais Muitos sistemas digitais são pulsados ou clocked. Isto é, eles operam em sincronismo com um trem de pulsos de período chamado relógio (clock). n n+ ula GEO-I-UFPE
Leia maisContadores. Contador assíncrono
V. 9523 ontadores Um contador é um circuito sequencial que conta... em binário, decimal ou segundo outras sequências podem ser assíncronos ou síncronos (máquinas de estados) plicações contar coisas...
Leia mais6. SÍNTESE: MdE SÍNCRONA COMPLETAMENTE ESPECIFICADA
6. SÍNTESE: MdE SÍNRON OMPLETMENTE ESPEIFI realização de circuitos seqüenciais síncronos consiste em um conjunto de células binárias de memória (Flip-Flops) para armazenar o estado (estado presente) e
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Ciências Informáticas Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de ª Época
Leia maisSISTEMAS DIGITAIS PROJETOS DE SISTEMAS SEQUENCIAIS. Professor Carlos Muniz
PROJETOS DE SISTEMAS SEQUENCIAIS Professor Carlos Muniz Introdução Um sistema digital em geral pode ser representado por um circuito digital sequencial. A figura 1 ilustra a estrutura básica de um sistema
Leia maisExame de 2ª Época - 8 de Fevereiro de Antes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Ciências Informáticas 6LVWHPDV'LJLWDLV Exame de 2ª Época
Leia maisInstituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.
Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 1ª Época - 27 de Junho de 2001 Antes de começar
Leia maisAnálise e Projeto de Circuitos Combinacionais e Sequenciais
Análise e Projeto de Circuitos Combinacionais e Sequenciais Referência bibliográfica: - Digital Design: Principles and Practices - Wakerly - Elementos de Eletrônica Digital Idoeta e Capuano - Introduction
Leia maisSISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS BÁSICOS
CICUITO EUENCIAI BÁICO etembro de 4 CICUITO EUENCIAI BÁICO - 2 UMÁIO: ELEMENTO BÁICO DE MEMÓIA LATCHE LATCH LATCH INCONIZADO LATCH D FLIP-FLOP FLIP-FLOP MATE-LAVE FLIP-FLOP JK FLIP-FLOP EDGE-TIGGEED IMBOLOGIA
Leia mais2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m
ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui 14 páginas. ii. O teste contempla as perguntas 5, 6, 7, 8, 9 e 10 e tem a duração de 1h30m. iii. O exame contempla todas
Leia maisRegistos. Registos de dados ( registers )
ESTV-ESI-Sistemas Digitais-Registos 1/9 Registos Registos de dados ( registers ) Os registos de dados são circuitos constituídos por um determinado número de flip-flops, normalmente do tipo D, com entradas
Leia maisAluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.
Teste R3 Sistemas igitais - M 26/7 3. luno Nº não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.. [2 val] onsidere o diagrama de estados seguinte, que
Leia maisSistemas Digitais Circuitos Sequenciais Básicos (Latches e Flip-Flops) Horácio Neto Nuno Horta João Paulo Carvalho
Sistemas Digitais Circuitos Sequenciais Básicos (Latches e Flip-Flops) Horácio Neto Nuno Horta João Paulo Carvalho Circuitos Sequenciais Circuitos Sequenciais: o comportamento do circuito depende não só
Leia mais11/12/10. Básculas Flip-flops. Mário Serafim Nunes Guilherme Silva Arroz. Sistemas Digitais - Taguspark
Básculas Flip-flops Sinal de relógio Básculas actualizadas no flanco Flip-flops master-slave Flip-flops edge-triggered Flip-flops SR, D, JK e T Entradas directas Características temporais 2 1 Um circuito
Leia maisSíntese de Circuitos Seqüenciais
PS Fundamentos de ngenharia de omputação II ulas - Síntese de ircuitos Seqüenciais Jaime Simão Sichman Professor Responsável versão:. (agosto ) Gomi, Reali, Sato e Sichman ulas - PS - Fund. ng. omp. II
Leia maisUNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I
UNIVERSIAE E AVEIRO EPARTAMENTO E ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I Nome: Nº mec. I. [5 valores] Para cada questão proposta existem quatro
Leia maisAntes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Ciências Informáticas Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 1ª
Leia mais2006, António Esteves, Sistemas Digitais 1, UM-DI. Módulo 6. Sistemas sequenciais
Módulo 6 Sistemas sequenciais 2 PA. Controlador de portão automático: enunciado O portão é deslocado por um motor, controlado pelos sinais Ma e Mf. Estes sinais nunca poderão estar activos simultaneamente
Leia maisCircuitos Seqüenciais (Máquinas Síncronas ou de Estados Finitos)
COTUCA - Colégio Técnico de Campinas e da UNICAMP TDM II - Técnicas Digitais e de Microprocessadores II - 1ºBim-2011 - Prof. Corradi 1-Introdução Circuitos Seqüenciais (Máquinas Síncronas ou de Estados
Leia maisMemórias ROM ( Read-Only Memory )
Memórias ROM ( Read-Only Memory ) ESTV-ESI-Sistemas Digitais-Memórias ROM /7 As memórias ROM, também designadas por memórias mortas, são constituídas por uma matriz de dispositivos com capacidade para
Leia maisAluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.
Teste 2 Sistemas Digitais - MEEC 28/9. Suponha o circuito da figura inicialmente no estado Q=Q=, e com E=, A=, D=, J= e Y=. a) [2 val] Esboce as formas de onda dos sinais indicados, tendo em conta as formas
Leia maisSÉRIE DE PROBLEMAS: CIRCUITOS SEQUENCIAIS SÍNCRONOS
A 1) Analise o circuito da Fig. 1 e descreva o seu funcionamento. Fig. 1 2) Analise o circuito da Fig. 2 e descreva o seu funcionamento. Fig. 2 3) Analise o circuito da Fig. 3 e descreva o seu funcionamento.
Leia maisImplementação com ROMs
Implementação com ROMs Considerações iniciais Implementação com a estrutura básica Implementação com endereçamento explícito Implementação com endereçamento implícito 2 1 Como se viu, a implementação de
Leia maisAula 17. Máquina de Estados Parte 1. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira
Aula 17 Máquina de Estados Parte 1 SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira Bibliografia l l l Tocci, R. J.; Widmer, N. S. Sistemas Digitais Princípios e Aplicações. 8ª Ed.,
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
Leia mais5º Mini-Teste: Circuitos Sequenciais Síncronos
epartamento de ngenharia lectrotécnica e de omputadores Sistemas igitais 23/24() L, LT, LI luno Nº correspondem a um circuito sequencial síncrono com uma entrada X e uma saída Y. dmita que o estado é codificado
Leia maisf (x 3,x 2,x 1,x 0 ) = Π M (1,4,8,9,10,15). Π M d (12,13)
Exame Sistemas Digitais - MEEC 2/. [2 val] Considere a seguinte função booleana: f (x 3,x 2,x,x ) = Π M (,4,8,9,,5). Π M d (2,3) Obtenha a expressão mínima na forma conjuntiva (produto de somas) para esta
Leia maisSistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2006/ 2007
s Teóricas Docente: Ana Cristina Sistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2006/ 2007 Horário: Quinta-feira das 18h00 às 20h00 (sala O106) OT das 17h00 às 18h00 (sala
Leia maisExame 1 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº
Exame Sistemas Digitais - MEEC 9/. [ val] Considere a função representada no mapa, abaixo. Obtenha a expressão mínima na forma conjuntiva (produto de somas) para esta função. Justifique e identifique quais
Leia maisAluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.
Exame Sistemas Digitais - MEEC 28/9. [ val] Considere a seguinte função booleana, em que A é a variável de maior peso: f ( A, B, C, D, E) = m( 2,4,6,7,,5,6,9, 25,27,28,29 ) + m d (,3,5,8,9,,4,2,24,26,3
Leia maisInstituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Física Tecnológica
Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Física Tecnológica Sistemas Digitais Eame de ª Época - 24 de Janeiro de 2 Antes de começar
Leia maisLaboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro
Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro Realização de módulo somador-subtractor. Utilização de ambiente Xilinx WebPack de edição de esquemáticos e simulação. Realização
Leia mais