EXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data)

Transcrição

1 EXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data) I. Dado o seguinte mapa de Karnaugh: f(a,b,c,d) C D A B a. (2,5 val) Simplifique de modo a obter um logigrama só com NAND s e faça esse logigrama. Indique, mostrando as suas expressões algébricas, um implicante primo não essencial e um implicado primo. F=/B./D +A.B.C+/A./C= /(/( B./D). /(A.B.C). /(/A./C)) e logigrama respectivo Implicante primo não essencial: A.B.C Implicado primo: A+/C b. (2 val) Modifique esse logigrama (sem tentar simplificar novamente a função) de modo a obter um logigrama só com NOR s. Explique os passos efectuados e compare este último logigrama com o da alínea a) em termos de custo e tempo de atraso do circuito. Dê uma melhor sugestão para chegar a um circuito com NOR s. Os NAND s devem colocar-se na forma de soma de complementos (lei de Morgan). O último OR (que dá a função f) deve complementar-se 2 vezes (o primeiro complemento aproveita-se para transformar o OR em NOR e o outro pode fazer-se com um NOR extra). Os complementos das entradas desse último OR devem se retirados daí e trazidos até às entradas dos outros OR transformando-os em NOR. Finalmente as negações das entradas dos OR s do 1º nível devem individualizar-se em negaçºões feitas com NR s. É mais cara e tem um atraso maior porque passa por mais níveis de portas. Uma melhor sugestão seria simplificar pelos 0 s.

2 II. a. (3 val) Dada a seguinte função combinatória (f=f1./d+f2.d) realize-a utilizando um descodificador (com saídas activas a Low ) para implementar a função f1(a,b,c) e um Multiplexer com 2 variáveis de selecção para implementar f2(a,b,c). A função f deve ser realizada a partir de f1 e f2 usando um Multiplexer com 1 variável de selecção e saída tri-state : f(d,a,b,c)= Σm (0,2,6,7,9,12,13,15). F1 é realizada com um NAND cujas entradas são as saídas 0,2,6 e 7 do descodificador que tem entradas A,B e C. F2 é a saída do MUX que tem entradas de selecção A e B e com as seguintes entradas de dados: entrada 0: C; entrada 1: 0 ; entrada 2: 1 ; entrada 3: C. F1 e f2 entram como entradas de dados do último MUX (respectivamente menor e maior peso) com a variável de selecção ligada a D e com EN= 1. b. (1,5 val) Dada a seguinte tabela de verdade, implemente-a na 1ª forma canónica (sem tentar simplificar), sabendo que a 1ª entrada é activa a Low e a 2ª a High e que a saída é activa a Low. Utilize AND s e OR s usando notação de lógica mista. a NA A NA A b NA NA A A saida NA A A NA NA representa: não activa e A representa : activa Num 1º nível temos dois ANDS a que ligam A e B às entradas. No primeiro AND ambas as entradas são activas a Low, no segundo ambas activas a High.As saídas dos AND podem ser activas a High e ligadas às entradas de um OR com entradas activas a High. A saída desse OR é activa a Low.

3 III. a. (3 val) Utilizando contadores síncronos módulo 16, com uma entrada síncrona de PL -Carregamento Paralelo e uma de Clear assíncrono faça um registo multifunções que possa carregar em paralelo 8 bits, contar em BCD módulo 100 ou fazer de registo de deslocamento à esquerda, conforme duas variáveis de controlo tomarem os valores: 00, 01 e 10, respectivamente. Para transformar cada um dos contadores em mod 10 basta descodificar de cada as saídas dos flip-flops correspondentes a 10 e atacar os repectivos Clear.Utilizando uma ligação assíncrona entre contadores (e imaginando contadores sensíveis ao flanco negativo do cp) a saída do flip-flop de maior peso do contador das unidades deve ligar ao relógio do segundo contador (dezenas). As entradas dos flip-flops dos contadores devem vir cada uma delas de um MUX de 2 entradas de dados que sejam a entrada exterior para carregamento em paralelo e a saída do flip-flop à direita e com a entrada de selecção /B, em que B é a 2ª entrada de controlo do modo de funcionamento. c. (2,5 val) Faça o diagrama de estados (ou fluxograma) de um circuito que possa controlar um alarme, da seguinte maneira. O alarme é desactivado quando for aplicada a sequência: A A B D, em que A,B,C,D são 4 teclas codificadas internamente por 2 bits B1 e B2 respectivamente como: 00, 01, 10 e 11. O utilizador tem 2 tentativas para desactivar o alarme. Se ao fim dessas 2 tentativas não tiver introduzido a sequência correcta deve soar o alarme (após atingido o estado de alarme a tocar, a máquina sequencial não tem possibilidade de sair, por si só, desse estado). Uma vez desactivado o alarme, este pode ser activado com uma única variável binária ARMAR ARMAR ABRE Alarme Os ramos sem entradas explícitas correspondem a combinações de entradas que não as explícitas e saídas dos mesmos estados!

4 Dado o seguinte diagrama de estados: d. (3 val) Faça (para uma realização clássica) o logigrama das entradas para o flip flop da esquerda (maior peso), supondo que as codificações dos estados acima são 00 para o da esquerda em cima, 01 para o da direita em cima, 10 para o da direita em baixo e 11 para o da esquerda em baixo. O mapa de karnaugh correspondente à entrada D do flip-flop da esquerda será (em que os estados dos flip flops têm as suas combinações nas linhas e as entradas nas colunas): O logigrama corresponderia à equação para a entrada D do flip-flop: D= /Q1.Q0 + Q1./Q0.INPUT2

5 Nome Nº e. (2,5 val) Implemente em hardware o mesmo diagrama de estados, utilizando um flip-flop por estado. Use para tal um registo/contador com uma entrada síncrona de carregamento em paralelo e flip-flops JK. Designando os flip-flops correspondentes aos estados que na alínea anterior têm codificações 00, 01, 10 e 11 por A, B, C e D respectivamente, tem-se: JA= QD; KA= QA. INPUT1 JB= QC./INPUT2 + QA. INPUT1; KB=QB JC= QB. INPUT2; KC = QC JD= QB. /INPUT2 + QC. INPUT2 ; KD= QD