Sistemas Digitais Módulo 10 Circuitos Sequenciais: Latches e Flip-Flops

Transcrição

1 Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 0 Circuitos Sequenciais: Latches e Flip-Flops Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof. Dr. Daniel A. Furtado

2 Circuito Combinacional vs Sequencial Circuito combinacional. O valor da saída do circuito depende somente do valor de sua entrada atual. Um circuito combinacional não possui memória; Exemplos: todos os circuitos estudados até o momento. Circuito sequencial. A saída depende não apenas da entrada atual, mas também de entradas anteriores; Efeito memória.

3 Flip-Flops Introdução Um flip-flop é um circuito lógico sequencial que possui dois estados estáveis e pode ser utilizado como uma memória de bit; Os flips-flops podem ter funcionamento assíncrono ou síncrono (que utilizam clocks); Quando o flip-flop não utiliza um clock, ele é comumente denominado latch (ou flip-flop simples); Devido ao seu comportamento, um flip-flop também é denominado de multivibrador biestável.

4 Latch S-R Um latch S-R é um circuito lógico que possui duas entradas, denominadas S e R (Set e Reset), e duas saídas com níveis lógicos complementares, comumente denominadas Q e Q; A entrada S, quando ativada, faz com que a saída Q vá para (operação Set); Já a entrada R, quando ativada, faz com que a saída Q vá para 0 (operação Reset); Em um latch S-R não é permitida a ativação de R e S simultaneamente; O estado das saídas não é alterado quando ambos R e S estão desativados;

5 Latch S-R com portas NOR R (reset) Q S R Q next Ação 0 0 Q Mantém o estado das saídas 0 0 Limpa a saída Q (Reset) 0 Ativa a saída Q (Set) X Não permitido S (set) Q R = S = 0 é o estado de repouso do latch (as saídas permanecem com seus valores atuais); R = S = é uma entrada não permitida, uma vez que levaria as saídas para um estado inconsistente (com Q e Q ambos iguais a 0).

6 Latch S-R com portas NOR

7 Representação de um Flip-Flop (FF) Representação genérica de um FF Saídas possíveis: ou Representação de um Latch S-R com portas NOR

8 Latch S-R com portas NAND Ao contrário de um latch com portas NOR, um latch com portas NAND está em estado de repouso (saídas inalteradas) quando ambas as entradas estão em nível alto; As operações Set e Reset são efetuadas quando as respectivas entradas recebem o valor lógico 0;

9 Latch S-R com portas NAND Quando ambas as entradas são iguais a, o estado das saídas permanece igual ao estado anterior.

10 Latch S-R com portas NAND Um valor baixo (0) na entrada S faz com que a saída Q vá para ;

11 Latch S-R com portas NAND Um valor baixo (0) na entrada R faz com que a saída Q vá para 0;

12 Representação Equivalente de um Latch S-R NAND Uma porta NAND é equivalente a uma porta OR com dois inversores nas entradas (De Morgan);

13 Latch S-R NAND Obtendo a forma de onda na saída Q

14 Sinais de Clock Há diversas situações em que os circuitos lógicos precisam operar de maneira sincronizada; Para esses casos, utiliza-se comumente um sinal especial de controle e sincronia, que é denominado sinal de clock (relógio); Um sinal de clock é caracterizado por uma variação regular entre dois estados e é frequentemente representado como uma sequência de pulsos retangulares (onda quadrada):

15 Pulsos Digitais Embora o sinal de clock seja comumente representado por uma onda quadrada, na realidade a transição de um estado para outro não ocorre instantaneamente. Isto é ilustrado a seguir. (ou positiva) (ou negativa)

16 Flip-Flops com Clock As entradas de controle não terão efeito sobre a saída Q, até que uma transição de ativação do clock ocorra. Por isso, elas são denominadas entradas de controle síncronas;

17 Flip-Flop S-R com Clock

18 Flip-Flop S-R com Clock Flip-flop S-R com clock disparado apenas nas bordas de descida do clock

19 Circuito Interno de um flip-flop S-R com Clock

20 Flip-Flop J-K com Clock As entradas J e K de um flip-flop J-K com clock controlam a sua saída Q de maneira semelhante ao flip-flop S-R; Entretanto, a entrada J = K = não causa uma saída Q ambígua, mas sim uma inversão de seu valor; Quando J = K =, o flip-flop é dito estar em modo de comutação, e o estado lógico das saídas mudará para cada borda de ativação do clock;

21 Flip-Flop J-K com Clock

22 Circuito Interno de um flip-flop J-K Veja o flip flop JK operando em modo de comutação no vídeo a seguir:

23 Exercício Aplique as formas de onda J, K e CLK mostradas a seguir no flip-flop JK e determine a forma de onda da saída Q. Considere inicialmente Q = 0. Q Q

24 Flip-Flop D com Clock Um flip-flop tipo D pode ser obtido a partir de um flip-flop J-K com as entradas interligadas por uma porta inversora; Como resultado, o nível lógico da entrada D é transferido para a saída Q a cada borda de ativação do clock; Dessa forma, o FF tipo D pode ser convenientemente utilizado como um dispositivo de memória de bit;

25 Flip-Flop D com Clock

26 Circuito detector de borda E se o circuito detector de borda não fosse utilizado? Qual seria o efeito de um pulso longo do clock?

27 Circuito detector de borda

28 Flip-Flop J-K Mestre-Escravo Mestre Escravo Veja explicação detalhada em:

29 Flip-Flop J-K Mestre-Escravo Mestre Escravo J Q M Q CLK K Q M Q Veja explicação detalhada em:

30 Flip-flops com entradas assíncronas As entradas S, R, J, K e D dos flip-flops com clock estudados até o momento são denominadas entradas de controle síncronas, pois seu efeito na saída do FF é sincronizado com a entrada CLK; Alguns flip-flops também possuem entradas que operam independentemente das entradas síncronas e do clock. Elas são denominadas entradas assíncronas; Tais entradas podem ser usadas para colocar o FF no estado ou 0 em qualquer instante, independentemente das condições das outras entradas.

31 Flip-flop J-K com entradas assíncronas Entrada PRESET: quando em nível baixo, altera a saída Q para, independentemente das entradas CLK, J e K; Entrada CLEAR: quando em nível baixo, altera a saída Q para 0, independentemente das entradas CLK, J e K.

32 Flip-flop S-R com entradas assíncronas PRESET CLEAR

33 Exercício 2 Aplique as formas de onda ilustradas a seguir no flip-flop JK fornecido e obtenha a forma de onda na saída Q. Q 0

34 Exercício 2 (resposta)

35 Latch D O latch D tem funcionamento semelhante ao flip-flop D, porém utiliza um sinal de habilitação (EN) ao invés de um sinal de clock. Devido ao seu comportamento, também é denominado latch transparente (verificar!)

36 Flip-flop T Um flip-flop tipo T pode ser obtido a partir de um flip-flop J-K com as entradas J e K interligadas (sem um inversor); Flip-flop T sensível à borda de subida do clock Observe que quando T = 0, o flip-flop mantém em suas saídas o estado anterior; e quando T =, o flip-flop opera em modo de comutação, invertendo as saídas a cada subida do clock;

37 Aplicações com Flip-Flops

38 Registrador de Armazenamento Um único flip-flop pode ser utilizado para armazenar um único bit de dados: um dos estados das saídas representa o 0 e o outro estado representa o ; Entretanto, uma combinação de dois ou mais flip-flops pode ser utilizada para armazenar uma coleção de bits; O dispositivo resultante dessa combinação de flip-flops, com capacidade de armazenar um grupo de bits, forma o que denominamos de registrador de armazenamento.

39 Registrador de Armazenamento Registrador de armazenamento de 3 bits No diagrama acima, três flip-flops do tipo D foram utilizados para compor um registrador de armazenamento de 3 bits. Uma borda de descida do clock faz com que os valores X, Y e Z sejam enviados para as saídas dos flip-flops do registrador (armazenando, assim, os dados).

40 Transferência Paralela de Dados Registrador X Registrador Y Além do armazenamento em si, pode-se realizar a transferência paralela de dados de um registrador para outro; No diagrama à esquerda, a transferência dos dados seria realizada a cada borda de subida do sinal de clock ligado ao segundo registrador.

41 Transferência Serial de Dados Exemplo:

42 Contador Assíncrono (Divisor de Frequência) Q 0 Q Q 2 J Q 0 J Q J Q 2 CLK CLK CLK CLK K Q 0 K Q K Q 2

43 Contador Assíncrono (Divisor de Frequência) Q 0 Q Q 2 J Q 0 J Q J Q 2 CLK CLK CLK CLK K Q 0 K Q K Q 2

44 Contador Assíncrono (Divisor de Frequência) Q 0 Q Q 2 J Q 0 J Q J Q 2 CLK CLK CLK CLK K Q 0 K Q K Q LSB MSB

45 Registrador de Deslocamento O deslocamento de bits em um registrador tem diversas aplicações; Uma delas é realizar a divisão ou multiplicação do número binário por 2; Outra, é a transferência serial dos bits para outro registrador;

46 Contador Assíncrono com FF sensível à borda de subida Q 0 Q Q 2 Q 3 J Q J Q J Q J Q Sinal de clock K CLK Q K CLK Q K CLK Q K CLK Q V DD

47 Referências e Recomendações TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Sistemas Digitais: princípios e aplicações..ed. São Paulo: Pearson Prentice Hall, 20. Leitura recomendada: páginas 75-8; 84-98; CAPUANO, F. G.; IDOETA, I. V. Elementos de Eletrônica Digital. 40.ed. São Paulo: Érica, Leitura recomendada: páginas (FF J-K Mestre-escravo)