Circuitos Sequenciais

Transcrição

1 Circuitos Sequenciais Flip-Flop RS Circuitos sequenciais tem suas saídas dependentes dos sinais de entrada, ou estados anteriores que permanecem armazenados O Flip-Flop: Dispositivo que possui dois estados estáveis. S(Set) R(Reset) Flip-Flop Entradas Saídas

2 Flip-Flop RS Básico Construção de um Flip-Flop Básico com portas NAND

3 Flip-Flop RS Básico Construção de um Flip-Flop Básico com portas NAND

4 Flip-Flop RS Básico Construção de um Flip-Flop Básico com portas NAND

5 Flip-Flop RS Básico Construção de um Flip-Flop Básico com portas NAND

6 Flip-Flop RS Básico Flip-Flop Básico com portas OR e Inversores sendo ativados com nível baixo (0).

7 Flip-Flop RS Básico Construção de um Flip-Flop Básico com portas NAND

8 Flip-Flop RS Básico FF RS Básico com portas NOR e tabela verdade

9 Flip-Flop RS Básico Diagrama de sinais no tempo FF com portas NOR

10

11 Aplicações de um FF Básico A trepidação de um contato mecânico gera múltiplas transições na tensão

12 Aplicações de um FF Básico latch NAND usado para eliminar as múltiplas transições na tensão.

13 Aplicações de um FF Básico Controle de alarme com fotocélula

14 Flip-Flop RS Básico Construção de um Flip-Flop Básico S(Set) R(Reset) Flip-Flop Tabela verdade S R f 0 0 a Não permitido

15 Flip-Flop RS com sinal de clock Construção de um Flip-Flop Básico Tabela verdade Set CK(clock) Reset S CK R S R f 0 0 a Não permitido

16 Flip-Flop JK O FF JK nada mais é que um FF RS realimentado J CK(clock) K J CK K Entradas Saídas

17 Flip-Flop JK O FF JK nada mais é que um FF RS realimentado Tabela verdade JK J CK(clock) K J CK K J K f 0 0 a Entradas Saídas 1 1 a

18 Flip-Flop JK com PR(Preset) e CLR(Clear) Mai duas entradas importantes Tabela verdade PR e CLR CLR PR f 0 0 Não permitido Funcionamento Normal

19 Flip-Flop JK com PR(Preset) e CLR(Clear) Mai duas entradas importantes PR ( Preset) Tabela verdade PR e CLR J CK(clock) K J CK K CLR PR f 0 0 Não permitido Funcionamento Normal CLR ( Clear)

20 Flip-Flop JK Mestre Escravo O Flip-Flop JK tem uma característica indesejável, quando clock for igual a 1, teremos o circuito funcionando como sendo um circuito combinacional. Uma alteração na construção das entradas, faz com que o FLIP-FLOP JK só altere a saída no momento em que o pulso de clock sair do nível 1 para o nível 0.

21 Flip-Flop JK Mestre Escravo O Flip-Flop JK tem uma característica indesejável, quandoo clock for igual a 1, teremos o circuito funcionando como sendo um circuito combinacional. Uma alteração na construção das entradas, faz com que o FLIP-FLOP JK só altere a saída no momento em que o pulso de clock sair do nível 1 para o nível 0. PR ( Preset) J CK(clock) K K J K CK CLR ( Clear)

22 Flip-Flop JK Mestre Escravo O Flip-Flop JK tem uma característica indesejável, quando clock for igual a 1

23 Flip-Flop Tipo T É o Flip-Flop JK com as entradas curtocircuitadas PR ( Preset) T CK T CK CLR ( Clear)

24 Flip-Flop Tipo D O FF tipo D é o Flip-Flop JK com as entradas invertidas Principal característica é transferir o dado da entrada D para saída (pincipal) e memorizá-a até a chegada de um novo pulso de clock PR ( Preset) D CK(clock) D CK CLR ( Clear)

25 Registrador de Deslocamento O FF tipo T é o Flip-Flop JK com as entradas invertidas

26 Registrador de Deslocamento O FF tipo D é o Flip-Flop JK com as entradas invertidas

27 Contadores Assíncronos Contator de Pulsos O que caracteriza um contador Assíncrono é que o puso de clock só ocorre no primeiro Flip-Flop, o clock dos outros são ligados às saídas dos anteriores

28 Contatores Síncronos O que caracteriza um contador Síncrono é o fato de suas entradas de clock serem comuns, ou seja todos os Flip-Flops recebem o clock ao mesmo tempo. Para que haja mudanças de estado nas saídas devemos estudar as entradas J e K dos vários Flip-Flops. Tabela Verdade do FF JK J K f 0 0 a a Tabela Verdade relacionando os estados de saídas e os de entrada a f J K

29 Contatores Síncronos O que caracteriza um contador Síncrono é o fato de suas entradas de clock serem comuns, ou seja todos os Flip-Flops recebem o clock ao mesmo tempo. Para que haja mudanças de estado nas saídas devemos estudar as entradas J e K dos vários Flip-Flops. Tabela Verdade do FF JK J K f 0 0 a a Tabela Verdade relacionando os estados de saídas e os de entrada a f J K φ φ 1 0 φ φ 0