Flip-Flop. Uma das coisa importantes que se pode fazer com portas booleanas é criar memória.

Tamanho: px

Começar a partir da página:

Download "Flip-Flop. Uma das coisa importantes que se pode fazer com portas booleanas é criar memória."

Nathalie Fraga Guterres
6 Há anos
Visualizações:

1 Uma das coisa importantes que se pode fazer com portas booleanas é criar memória. Se as portas forem dispostas corretamente, elas vão selembrar do valor de entrada. A memória é baseada num conceito de realimentação (feedback), o que significa que o valor de uma porta retorna a sua entrada.

2 Em geral os circuitos digitais são compostos por blocos de circuitos combinacionais e elementos de memória. Ao conjunto do bloco combinacional mais o dispositivo de memória chamamos lógica seqüencial. Nesta lógica, os estados presentes das saídas não dependem apenas dos estados das entradas, mas também dos estados anteriores do próprio sistema.

3 Um elemento de memória pode ser criado aplicando o conceito de realimentação. Um conceito de realimentação é conseguido conectando-se determinada saída da porta lógica de volta às entradas apropriadas. O elemento de memória mais importante é o Flip- Flop (célula binária ou multivibrador biestável).

4 Definição: Flip-Flop Flip-Flop (FF) é um circuito digital que possui duas entradas e duas saídas, sendo capaz de armazenar um bit de informação. Desde que alimentados devidamente, o FF pode manter indefinidamente um estado. A mudança de estado ocorre quando os sinais de entrada assumem configurações que o faça mudar de estado. Os FF se diferem pelo número de entradas que possuem e no modo como tais entradas afetam o estado que o FF se encontra.

5 Latch SR com portas NOR Tabela característica Representação simbólica

6 Latch SR com portas NAND Tabela característica Representação simbólica

7 Para aperfeiçoar o Latch SR, pode-se adicionar uma entrada de habitação. Assim, quando o Latch estiver habilitado, ele trabalha da forma recém estudada. Quando estiver desabilitado, deve permanecer no mesmo estado. A habilitação oferece uma entrada de maior prioridade para controlar a habilitação do Latch, deixando mais sensível ou não aos valores de entrada de R e S.

8 O Latch controlado é um aprimoramento do Latch RS, adicionando um par de portas E nas entradas R e S. A entrada de controle tem o objetivo de habilitar ou desabilitar o Latch RS. E = 0, o Latch mantém o estado, pois R =0 e S =0, independente de R e S. Caso E = 1, tabela.

9 Latch tipo D ou Latch D A necessidade de evitar o estado proibido é um detalhe que dificulta o projeto de circuitos sequenciais com Latch RS. O Latch D é construído a partir do Latch RS, com a inserção de um inversor entre as entradas R e S, ficando assegurado que nunca ocorrerá a situação de entrada R = S = 1, responsável pelo estado proibido.

10 Latch D Flip-Flop Quando E = 0, Latch permanece no estado anterior. Quando E = 1, a saída Q carrega a entrada D (Load). Esse Latch é utilizado para armazenar um bit de dado na construção de algumas memórias e, por isso, seu nome leva a letra D, que vem da palavra data (dado).

11 Comportamento do Latch D no diagrama de sinal.

12 Sinais de Clock Os sistema digitais podem funcionar tanto no modo assíncrono quanto no modo síncrono. Nos sistemas assíncronos, as saídas de circuitos lógicos podem mudar de estado a qualquer momento em que uma ou mais entradas mudem de estado. Nos sistemas síncronos, os momentos exatos em que uma saída qualquer pode mudar de estado são determinados por um sinal normalmente denominado de clock. Esse sinal é distribuído por todas as partes do sistema, e a maioria das saídas muda de estado apenas quando ocorre transição do sinal do clock.

13 A sincronização de eventos com o sinal do clock é obtida com o uso dos Flip-Flop com clock, que são projetados para mudar o estado de uma das transições do sinal do clock Vários tipos de Flip-Flop com clock são usados em muitas aplicações.

15 Flip-Flop D, que é construído com um par de Latch D. Os Latchs são habilitados separadamente. Com clock = 0, tem-se o mestre habilitado e o escravo desabilitado, ou seja, o escravo fica no estado anterior. Com o clock = 1, tem-se o mestre desabilitado e o escravo habilitado, copiando para sua saída o estado do mestre. Somente quando há alteração na entrada do clock (flanco de subida ou flanco de descida) altera-se a saída.

16 Flip-Flop D com clock (disparado em borda de subida) A operação do FF D é simples: O nível lógico presente na entrada D será armazenado no FF no instante em que ocorrer a borda de subida do clock.

17 D com clock Diagrama de sinal para o FF D. Flip-Flop

18 Um possível recurso dos Flip-Flops é permitir operações do tipo set ou reset que independam do sinal do relógio (clock). Acrescentando dois novos sinais de interface: clear (CLR) e preset (PRE). Se CLR for ativado em nível baixo (CLR=0), a saída Q vai para zero(0). Se PRE for ativado em nível baixo (PRE=0), a saída Q vai par um (1)

19 Flip-Flop D com clear e preset

20 Flip-Flop SR com clock que é disparado na borda de subida do clock (positiva) Obs.

21 Flip-Flop SR Diagrama de sinal para o FF SR, com disparo na borda de subida do clock. Observe que a mudança do FF - SR se dá na transição positiva do pulso do clock. O FF SR não é afetado pelas transições negativas dos pulsos de clock.

22 Flip-Flop SR com clock que é disparado na borda de descida do clock (negativa) Observe que o pequeno circulo e triângulo na entrada CLK indicam que o FF é disparado apenas no flanco de descida do clock (transição de 1 para 0).

23 Flip-Flop SR com clock que é disparado na borda de descida do clock (negativa)

24 JK Flip-Flop Inspirado no FF SR, mas que não apresenta o estado proibido (S=R=1). Quando ocorre o estado (S=R=1) o FF inverte o seu estado (toggle). Observe que para a condição J=K=1 e transição positiva do clock, o FF irá mudar para o esta lógico oposto. Esse modo é denominado modo de comutação (toggle)

25 JK Diagrama de sinal para o FF JK Flip-Flop

26 Flip-Flop T (Flip-Flop Toggle) Esse FF é construído a partir de um FF-JK. Seu funcionamento é de inverter de estado a cada pulso do relógio. Se T = 1, ou mantém seu estado, se T=0.

27 Flip-Flop T (Flip-Flop Toggle) Diagrama de sinal para o FF T (considere Q = 1 antes da primeira borda de subida)

Aplicações de Flip-Flop Um problema clássico quando se trata de FF é o projeto de um tipo de FF a partir de outro FF. Exemplo: Construir um FF- XY a partir de um FF-AB.

28 Aplicações de Flip-Flop Um problema clássico quando se trata de FF é o projeto de um tipo de FF a partir de outro FF. Exemplo: Construir um FF- XY a partir de um FF-AB. A solução seguirá o esquema: Com o auxílio de uma lógica combinacional e conhecendo-se o estado presente, comanda-se o FF-XY de forma que se veja um FF-AB. Deve-se observar que o estado presente (valor atual do FF) realimenta a lógica combinacional.

29 Exemplo: Flip-Flop Projetar um FF - JK a partir de um FF D.

30 Exercícios: Flip-Flop 1) Projete um FF-D a partir de um FF-JK 2) Projete um FF-JK a partir de um FF-SR. 3) Projete um FF-JK a partir de um FF-T 4) Projete um FF-ABC, cuja tabela apresentada abaixo, a partir de um: a) FF-D b) FF-JK c) FF-RS d) FF-T

Documentos relacionados

Circuitos Sequenciais. Sistemas digitais

Circuitos Sequenciais. Sistemas digitais Circuitos Sequenciais Sistemas digitais Agenda } Introdução } Latchs (trava) } Latch NAND e Latch NOR } Flip-Flop Set-Reset (FF S-R) } FF S-R Latch NAND, FF S-R Latch NOR, FF S-R Latch NAND com Clock }